-
公开(公告)号：CN112994663B
公开(公告)日：2024-08-09
申请号：CN202110168934.6
申请日：2021-02-07
申请人： 中国科学院微电子研究所
摘要： 本申请公开了一种比较器及模数转换器，该比较器包括：依次连接的差分放大模块，比较模块和整形模块，其中，差分放大模块通过第一电压和第二电压的大小反映第一输入电压和第二输入电压之间的差值与第一参考电压和第二参考电压之间的差值的大小；比较模块通过第三电压的变化反映第一电压的变化，并通过第四电压的变化反映第二电压的变化，且第三电压的变化速度大于第一电压的变化速度，第四电压的变化速度大于第二电压的变化速度；整形模块通过对第三电压和第四电压进行整形，来输出比较结果。由此可见，本申请所提供的比较器，可以通过比较模块缩短其完成一次比较的时间，从而提高比较速度，以满足对5Gsps以上信号的比较。
-
公开(公告)号：CN118449524A
公开(公告)日：2024-08-06
申请号：CN202410585377.1
申请日：2024-05-11
申请人： 圣邦微电子(北京)股份有限公司
摘要： 本公开的实施例提供一种zoom ADC结构及其控制方法。采用SAR ADC对输入信号进行粗量化，得到第一粗量化输出结果；DAC根据比较器输出的判断结果调整得到第二粗量化输出结果，并基于第二粗量化输出结果以及所述量化器反馈的量化输出结果生成DAC输出信号。加法器用于对所述输入信号与所述DAC输出信号相减后得到差值信号；积分器用于接收所述差值信号，对所述差值信号进行积分，得到积分结果；量化器用于基于所述积分结果生成量化输出结果。比较器用于判断所述输入信号是否位于由负参考电压Vref‑与正参考电压Vref+限定的电压范围之外。本申请避免了由于过载导致sigma delta ADC无法正常工作的情况。
-
公开(公告)号：CN117957780B
公开(公告)日：2024-07-19
申请号：CN202280042285.8
申请日：2022-06-14
申请人： 特忆智能科技
摘要： 本公开涉及一种包括交叉开关电路的装置。所述交叉开关电路可以包括多个具备可编程电导的交叉点设备、跨阻放大器(TIA)和模数转换器(ADC)。所述TIA被配置用于基于输入电流产生输出电压，所述输入电流对应于来自第一多个交叉点设备的电流之和。所述ADC被配置用于生成数字输出，所述数字输出对应于所述TIA的输出电压的数字表示。为了生成所述数字输出，所述ADC可以使用比较器通过执行粗转换过程生成所述数字输出的第一多比特(例如，MSBs)，和通过对粗转换过程中产生的采样保持电压执行细转换过程生成所述数字输出的第二多比特(例如，LSBs)。
-
公开(公告)号：CN118316448A
公开(公告)日：2024-07-09
申请号：CN202410231506.7
申请日：2024-02-29
申请人： 电子科技大学
摘要： 本发明公开了一种基于LUT的ADC积分非线性误差实时校准方法，基于查找表的原理，将误差估计步骤中计算得出的误差编码成为补偿码寄存在RAM当中，以ADC的输出码字作为补偿码的寄存地址，通过在后续逻辑中，将补偿码所对应的实际补偿值补偿到输出码字中，从而达到补偿误差的目的；相较于传统LUT方法无法实现实时处理，本发明会对补偿后数据进行数字加扰，保证在不缺失码字的基础上位宽一致而达到实时处理的目的。
-
公开(公告)号：CN116436468B
公开(公告)日：2024-05-31
申请号：CN202310407788.7
申请日：2023-04-17
申请人： 北京士模微电子有限责任公司
摘要： 本公开涉及一种模数转换器，所述模数转换器包括：逻辑控制电路、至少一个第一转换电路以及至少一个第二转换电路；逻辑控制电路用于根据初始信号或每个第一转换电路输出的第一模拟信号，生成并输出第一控制信号至每个所述第一转换电路；每个第一转换电路用于根据待转换模拟信号生成并输出第一模拟信号至所述逻辑控制电路；逻辑控制电路用于根据初始信号或每个所述第二转换电路输出的第二模拟信号，生成并输出第二控制信号至每个所述第二转换电路；每个所述第二转换电路用于根据所述待转换模拟信号生成并输出第二模拟信号至所述逻辑控制电路。本公开提供的模数转换器能够实现在保证模数转换器的转换速率的同时，提升了其耐压能力的目的。
-
公开(公告)号：CN118074715A
公开(公告)日：2024-05-24
申请号：CN202311754209.2
申请日：2023-12-19
申请人： 重庆吉芯科技有限公司
摘要： 本申请提供一种平均插值网络结构及折叠插值模数转换器，该平均插值网络结构包括：2N个电阻匹配子网络以及2N个匹配电阻，各所述电阻匹配子网络和所述匹配电阻首尾相连形成环状电阻网络；其中，每一个所述电阻匹配子网络接入一输入信号，第i个电阻匹配子网络接入的输入信号与第(N+i)个电阻匹配子网络接入的输入信号形成差分信号对，且形成差分信号对的两个电阻匹配子网络输出差分电压，i和N为大于或等于0的整数且i小于或等于N。本申请可在确保版图匹配性的前提下，减少生成的插值信号的幅值和增益受非线性因素的影响，提升模数转换器的性能。
-
公开(公告)号：CN117955498A
公开(公告)日：2024-04-30
申请号：CN202311741713.9
申请日：2023-12-15
申请人： 电子科技大学
摘要： 本发明属于模数混合集成电路技术领域，具体为一种基准电压可变型的分步式Flash ADC。本发明通过使用低压差线性稳压器得到一组基准电压，使得分步式的Flash ADC的每步量化的过程中，无需对电容阵列开关切换后生成的量化信号残差电压进行放大操作，即可更换Flash ADC基准电压后直接进行一下步的量化操作，不再加入残差放大结构，而是通过调低比较器模块的基准电压，直接对残差进行下一步的量化；从而通过调节比较器电路的基准电压，使得残差放大器的结构和残差放大的过程被省略，电路量化速度得到提升，电路设计难度和功耗得到下降。最终本发明提高了电路的量化速度，降低了电路设计的复杂度。
-
公开(公告)号：CN111049524B
公开(公告)日：2023-09-19
申请号：CN201911142445.2
申请日：2019-11-20
IPC分类号： H03M1/36
摘要： 本发明提供了一种数字化可变高度模拟方法、系统及介质，包括：步骤1:将高度表的发射信号经A/D采样后存储在存储单元中，存储设定时间后再通过D/A转换还原成原来的射频信号送还给高度表；存储单元中的数据存储量就和模拟的高度成线性关系，数据存储量越多，则模拟的高度越高。步骤2：根据A/D采样时钟信息、D/A转换的时钟信息，判断A/D采样的时钟和D/A转换的时钟是否相同，获取时钟相同信息或者时钟不同信息；步骤3：根据时钟相同信息(A/D获得的数据和D/A消耗的数据相同)，获取固定高度信号模拟信息；本发明脱离了原高度模拟器采用的物理模拟方式，利用数字采样的方式实现高度信号的模拟。
-
公开(公告)号：CN116436468A
公开(公告)日：2023-07-14
申请号：CN202310407788.7
申请日：2023-04-17
申请人： 北京士模微电子有限责任公司
摘要： 本公开涉及一种模数转换器，所述模数转换器包括：逻辑控制电路、至少一个第一转换电路以及至少一个第二转换电路；逻辑控制电路用于根据初始信号或每个第一转换电路输出的第一模拟信号，生成并输出第一控制信号至每个所述第一转换电路；每个第一转换电路用于根据待转换模拟信号生成并输出第一模拟信号至所述逻辑控制电路；逻辑控制电路用于根据初始信号或每个所述第二转换电路输出的第二模拟信号，生成并输出第二控制信号至每个所述第二转换电路；每个所述第二转换电路用于根据所述待转换模拟信号生成并输出第二模拟信号至所述逻辑控制电路。本公开提供的模数转换器能够实现在保证模数转换器的转换速率的同时，提升了其耐压能力的目的。
-
公开(公告)号：CN114629497B
公开(公告)日：2023-05-12
申请号：CN202210325842.9
申请日：2022-03-30
申请人： 西安邮电大学
摘要： 本发明公开了一种用于列并行单斜坡模数转换器的比较器失调电压消除电路，包括：电容开关网络，用于分别对输入信号进行采样；其中，所述输入信号包括斜坡电压Vramp、模拟电压信号Vsig、基准电压Vref；比较器，用于输入电容开关网络输出的信号，通过自动校零将比较器的翻转点固定在预设的共模电平以消除比较器失调电压与输入信号的相关性；计数锁存电路，用于输入比较器输出的信号，进行量化并锁存输出；其中，所述计数锁存电路设置有减法器，用于对量化后的输入信号和基准信号求差。本发明能够消除不同列对应的比较器失调电压之间的偏差。
-
-
-
-
-
-
-
-
-
搜索结果
236 条记录 (耗时 0.024 秒)
