低温非易失性存储器
    81.
    发明公开

    公开(公告)号:CN112151674A

    公开(公告)日:2020-12-29

    申请号:CN202010901106.4

    申请日:2020-08-31

    申请人: 清华大学

    IPC分类号: H01L45/00

    摘要: 本发明公开了一种低温非易失性存储器,该存储器包括上电极、阻变层和下电极,其中,阻变层为双层结构,阻变层的上层为导电绝热材料,与上电极连接,阻变层的下层为阻变材料,与下电极连接,当进行写入SET和重置RESET时,外电场电流产生的焦耳热将阻变层中的局部温度升高,导电绝热材料将部分热量保存在阻变层内,使阻变层保持阻变特征。该存储器利用阻变效应,针对低温应用场景进行器件结构与材料性质上的优化,实现了低温下的非易失性存储。

    计算电路及其操作方法
    82.
    发明公开

    公开(公告)号:CN111859261A

    公开(公告)日:2020-10-30

    申请号:CN202010775594.9

    申请日:2020-08-05

    申请人: 清华大学

    IPC分类号: G06F17/12

    摘要: 一种计算电路及其操作方法。该计算电路包括至少一个存储器阵列、电压钳位电路以及电压读取电路,存储器阵列包括布置为N行M列的多个三端存储器,多个三端存储器的每一个包括第一信号端、第二信号端以及控制信号端,且被配置为可以根据控制信号端被施加的电压脉冲而存储对应的目标值;存储器阵列还包括沿存储器阵列的行方向延伸的N条第一信号线以及沿存储器阵列的列方向延伸的M条第二信号线;第n条第一信号线与第n行的三端存储器的第一信号端电连接,第m条第二信号线与第m列的三端存储器的第二信号端电连接;N和M均为大于等于2的整数,且1≤n≤N,1≤m≤M。该计算电路可以提高计算精度以及鲁棒性。

    自旋轨道耦合磁性器件、电子装置及其操作和制造方法

    公开(公告)号:CN111354850A

    公开(公告)日:2020-06-30

    申请号:CN202010156177.6

    申请日:2020-03-09

    申请人: 清华大学

    摘要: 一种自旋轨道耦合磁性器件、电子装置及其操作和制造方法。该自旋轨道耦合磁性器件包括:依次堆叠设置的N个叠层结构,其中,N个叠层结构每一个依次包括自旋轨道耦合材料层、磁性层以及隔挡层,并且磁性层具有垂直各向异性;以及多个电极,分别耦接到N个叠层结构,其中,N为大于或等于2的整数。该器件可以提升数据存储密度并且同时实现结构更为简单的磁性逻辑器件,从而降低了器件制造的工艺复杂度。

    压阻材料层、压力传感器及制备方法

    公开(公告)号:CN111238695A

    公开(公告)日:2020-06-05

    申请号:CN202010051343.6

    申请日:2020-01-17

    IPC分类号: G01L1/18 B82Y15/00

    摘要: 本申请公开了压阻材料层、压力传感器及制备方法,属于传感器技术领域。该压阻材料层的制备方法包括:将疏松多孔且具有微结构的导电材料分散于第一溶剂中,形成导电材料分散液;将聚合物弹性体溶解于第二溶剂中,形成聚合物溶液;将所述导电材料分散液和所述聚合物溶液混合均匀,形成预固化液;使所述预固化液在衬底上固化成膜,得到所述压阻材料层。该制备方法能显著提高压阻材料层的灵敏度,且压阻材料层能够在电子器件表面直接形成。

    基于矩阵低秩分解的忆阻器存算一体片上训练方法及装置

    公开(公告)号:CN118821884A

    公开(公告)日:2024-10-22

    申请号:CN202410871181.9

    申请日:2024-07-01

    申请人: 清华大学

    摘要: 本发明涉及片上训练技术领域,特别涉及一种基于矩阵低秩分解的忆阻器存算一体片上训练方法及装置,其中,方法包括:将目标训练网络模型代入预设非理想因素模型中进行离线训练,以获得对目标存算一体芯片实际非理想因素具有容忍能力的预训练模型;利用矩阵低秩分解网络对预训练模型进行低秩分解,以获得主干预训练网络和旁路网络;将主干预训练网络部署至目标存算一体芯片的忆阻器阵列中,将旁路网络部署至目标存算一体芯片的数字单元中,以对忆阻器阵列和数字单元进行片上训练,得到训练后的忆阻器阵列。由此,解决了现有片上训练方法时间功耗代价过大,可扩展性不强,不能适用于大规模深度神经网络,训练后仍然存在较大的精度损失等问题。

    基于误差反向传递的权重编程方法及装置

    公开(公告)号:CN118709742A

    公开(公告)日:2024-09-27

    申请号:CN202410800133.0

    申请日:2024-06-20

    申请人: 清华大学

    IPC分类号: G06N3/084 G06N3/063 G06F17/16

    摘要: 本发明涉及半导体集成电路和神经网络技术领域,特别涉及一种基于误差反向传递的权重编程方法及装置,其中,方法包括:将目标输入输入至预设前向计算电路中,以获取预设前向计算电路的输出结果;将输出结果与目标值作差,得到误差向量;将误差向量输入至预设反向计算电路中,以计算每一层的loss向量,并根据loss向量更新每一层的权重,得到更新后的每一层的权重;比较更新后的每一层的权重分别与预设阈值,并根据比较结果对更新后的每一层的权重进行迭代重映射和迭代权重纠正,直至达到预设次数,完成权重编程。由此,解决了传统编程方案效率较低、计算过程需要进行重复编程,造成冗余操作,进而影响计算精度等问题。

    用于忆阻器阵列的符号参数的映射方法和映射装置

    公开(公告)号:CN114863976B

    公开(公告)日:2024-09-10

    申请号:CN202210469130.4

    申请日:2022-04-28

    申请人: 清华大学

    IPC分类号: G11C13/00 G11C8/14 G11C7/18

    摘要: 一种用于忆阻器阵列的符号参数的映射方法和映射装置,该映射方法包括:选择忆阻器阵列中的多列为多个参考列,其中,该多个参考列中的忆阻器被按照目标电导值设置;对于该忆阻器阵列中的第一忆阻器,获取基于多个参考列中的多个忆阻器的多个电导值的参考电导值,其中,第一忆阻器不在该多个参考列中;使用参考电导值,将与第一忆阻器对应的第一符号参数映射到该第一忆阻器中。该映射方法能够有效减小由于读噪声、不均一性等器件非理想因素造成的计算误差,从而提高计算的准确度,并在大规模矩阵计算的情况下节省面积开销和减小功耗。

    基于忆阻器阵列实现二值形态学操作的方法及电子装置

    公开(公告)号:CN112150343B

    公开(公告)日:2024-09-10

    申请号:CN202011055269.1

    申请日:2020-09-29

    申请人: 清华大学

    IPC分类号: G06T1/20 G06T1/60

    摘要: 一种基于忆阻器阵列实现二值形态学操作的方法及电子装置。该基于忆阻器阵列实现二值形态学操作方法包括:获取待处理图像以及用于二值形态学操作的结构元;将待处理图像中的每个像素点的值映射至忆阻器阵列对应的忆阻器单元;使用结构元依次遍历待处理图像中选择的至少部分像素点,且在遍历待处理图像的过程中,对于每个被选择像素点,将每个被选择像素点与结构元中的阵列原点对齐,结构元在待处理图像中限定窗口区域,将结构元以及窗口区域通过忆阻器阵列进行乘和处理,根据乘和处理的计算结果以及二值形态学操作的类型得到对应的二值形态学结果。该方法利用忆阻器阵列的存算一体优势,高效、快速的实现图像形态学操作。

    数据处理方法及电子装置
    89.
    发明授权

    公开(公告)号:CN113643175B

    公开(公告)日:2024-09-03

    申请号:CN202110938438.4

    申请日:2021-08-16

    申请人: 清华大学

    摘要: 一种基于忆阻器阵列的数据处理方法及电子装置。数据处理方法包括获取待处理对象,其中,待处理对象包括阵列排布的多个像素点;设置忆阻器阵列,将待处理对象中的每个像素点的值映射至忆阻器阵列中对应的忆阻器单元;通过忆阻器阵列计算待处理对象对应的中心坐标,其中,忆阻器阵列被配置为可进行乘和运算。该基于忆阻器阵列的数据处理方法减少了很多不必要的数据搬运过程,减小了硬件实现的能耗和延迟开销。

    存算一体装置及其校准方法

    公开(公告)号:CN113553293B

    公开(公告)日:2024-09-03

    申请号:CN202110823220.4

    申请日:2021-07-21

    申请人: 清华大学

    IPC分类号: G06F15/78 G11C16/34

    摘要: 一种存算一体装置及其校准方法。存算一体装置包括第一处理单元,第一处理单元包括:第一计算忆阻器阵列,被配置为接收第一计算输入数据,并对第一计算输入数据进行计算以得到第一输出数据;以及第一校准忆阻器阵列,被配置为接收第一校准输入数据,并根据第一校准输入数据对第一输出数据进行校准,以得到第一校准输出数据;第一处理单元被配置为输出第一校准输出数据。校准方法包括:通过片外训练确定第一计算忆阻器阵列对应的第一计算权重矩阵,将第一计算权重矩阵写入第一计算忆阻器阵列;基于写入了第一计算权重矩阵的第一计算忆阻器阵列和第一计算权重矩阵,对第一校准忆阻器阵列进行片上训练,以调整第一校准忆阻器阵列的权重值。