一种测试嵌入式PCBA上Modem模块的方法及其系统

    公开(公告)号:CN103336241A

    公开(公告)日:2013-10-02

    申请号:CN201310256226.3

    申请日:2013-06-25

    发明人: 林涛

    IPC分类号: G01R31/3167

    摘要: 本发明提供一种测试嵌入式PCBA上Modem模块的方法及其系统,快速测试方法包括如下步骤:扫描PCBA上存储器接口中的可插拔式存储器;加载预存在可插拔式存储器的测试代码,测试Modem模块;如果测试结果正常,则驱动PCBA上的提示设备发出正常提示信息,如果测试结果异常,则驱动PCBA上的提示设备发出异常提示信息。利用嵌入式PCBA加载可插拔式存储器的测试代码进行Modem模块测试,能快速测试出Modem模块SMT的好坏,并可直观地看到测试结果,极大的提高了测试和效率,为后续整机的正常工作提供了硬件保障。

    基于片上系统SOC的BIST通用基础测试模块及测试系统及利用此系统的测试方法

    公开(公告)号:CN101893684B

    公开(公告)日:2012-06-06

    申请号:CN201010108917.5

    申请日:2010-02-10

    IPC分类号: G01R31/3167 G01R31/3187

    摘要: 基于片上系统SOC的BIST通用基础测试模块及测试系统及利用此系统的测试方法,它涉及一种混合电路的测试模块及测试方法,它解决了现有的自动测试设备存在的体积大、成本高、限制电流、测试不灵活的问题,测试功能模块由片上系统SOC、跟随器、模拟开关和电平转换电路连接而成。测试系统除包括测试功能模块外,还包括控制器。测试方法具体如下:一、片上系统SOC控制模拟开关由工作状态转换到测试状态;二、产生激励信号;三、对响应信号进行A/D采样,并存储采样结果;四、根据采样结果的数据传输方式进行数据处理并显示结果;五、片上系统SOC控制模拟开关测试状态转换到工作状态。本发明适用于混合电路的测试。

    一种探测集成电路衬底噪声的方法

    公开(公告)号:CN101813748B

    公开(公告)日:2012-01-25

    申请号:CN200910025230.2

    申请日:2009-02-25

    发明人: 程绮文 张耀辉

    摘要: 本发明提供一种探测集成电路衬底噪声的方法,设计一个采用PMOS管组成的信号通路,采用折叠式结构的两级放大器,作为衬底噪声探测电路,衬底噪声探测电路包括噪声信号耦合部分和信号放大电路,衬底噪声探测电路给出噪声的准确时域波形,经过快速傅里叶变化,通过频域信息,得到噪声在频域上的特点,同时能避免在信号通路中因使用NMOS管而引入的噪声,进而为如何减少,甚至避免数字电路引入的衬底噪声对敏感的模拟电路的影响,缩短SOC的设计周期和提高其成功率。

    一种用于带有表贴芯片电路的验证调试系统

    公开(公告)号:CN101149419B

    公开(公告)日:2011-06-15

    申请号:CN200710177241.3

    申请日:2007-11-13

    IPC分类号: G01R31/28 G01R31/3167

    摘要: 本发明为一种可用于带有表贴芯片电路设计的验证调试系统,该系统提供了一种新的调试验证带有表贴芯片电路的方法,其提供两种有效的布线途径,利用可编程逻辑芯片强大的编程能力进行编程布线,采用可编程逻辑开关来实现元器件管脚间导线的连通,把传统的带有表贴芯片电路的验证和前期调试设计流程大大简化,可根据不同的调试验证电路选用不同的配件,固定芯片,焊接或插接阻容元件,设置电路通道,固定托片,连通插孔或进行布线编程,下载程序后即可调试验证。该系统方便设计修改,简化设计周期,节省工时成本。

    模拟数字混合信号芯片测试卡

    公开(公告)号:CN101592707A

    公开(公告)日:2009-12-02

    申请号:CN200910069644.5

    申请日:2009-07-08

    IPC分类号: G01R31/28 G01R31/3167

    摘要: 本发明涉及一种模拟数字混合信号芯片测试卡,该测试卡上的芯片测试电路包括系统接口模块、配置芯片、FPGA处理模块及数模转换模块,系统接口模块通过总线与FPGA处理模块相连接,与配置芯片相连接的FPGA处理模块通过数字信号输出端与数模转换模块的输入端相连接,通过控制端与被测芯片载板相连接,数模转换模块的输出端与被测芯片载板的模拟信号输入端相连接,被测芯片载板的数字信号输出端与FPGA处理模块的数字信号输入端相连接。本发明设计合理,具有性能稳定、测试速度快、效率高、使用灵活方便等特点,满足了对模拟数字混合信号芯片的测试需要,同时,本芯片测试卡还可以与其他类型测试卡或功能板卡配合使用,实现了对不同类型芯片的测试需要。

    多功能集成电路芯片测试机

    公开(公告)号:CN101587167A

    公开(公告)日:2009-11-25

    申请号:CN200910069645.X

    申请日:2009-07-08

    IPC分类号: G01R31/28 G01R31/3167

    摘要: 本发明涉及一种多功能集成电路芯片测试机,包括机壳及其内部的测试机主板、交流信号卡组和直流信号卡组,交流信号卡组和直流信号卡组相互连接并分别安装在测试机主板上,该测试机主板分别与PC控制机、被测芯片载板相连接,其主要技术特点是:在测试机主板上还安装有数模芯片测试卡和模数芯片测试卡。本发明设计合理,实现了对不同类型集成电路芯片的测试功能,降低了集成电路生产厂家的设备投入,并节约了设备的运行维护成本,具有测试范围广、性能稳定、测试速度快、效率高、使用灵活方便等特点。

    半导体集成电路
    87.
    发明公开

    公开(公告)号:CN101408587A

    公开(公告)日:2009-04-15

    申请号:CN200810169925.3

    申请日:2008-10-09

    IPC分类号: G01R31/3167

    摘要: 本发明提供一种在扫描测试时,能防止允许动作频率低的电路(例如模拟电路)的破坏的半导体集成电路。扫描测试模式信号为“1”时,第一AND电路(11)、第二AND电路(12)的输出信号固定在低电平,OR电路(13)的输出信号固定在高电平。因此,在扫描测试时,第四触发器(FF4)~第六触发器(FF6)的输出信号不传播到第一~第三模拟电路(21)~(23)。而在通常动作时,第四触发器(FF4)~第六触发器(FF6)的输出信号传播到第一~第三模拟电路(21)~(23)。

    半导体装置、半导体测试装置和半导体装置的测试方法

    公开(公告)号:CN101405610A

    公开(公告)日:2009-04-08

    申请号:CN200780009679.9

    申请日:2007-03-22

    IPC分类号: G01R31/3167 H03M1/10

    CPC分类号: G01R31/31932 G01R31/3167

    摘要: 提供一种半导体装置、半导体试验测试装置和半导体装置的试验测试方法,解决了在具备多个DAC的半导体集成电路的合格品判别的测试中,存在测试时间因DAC的数目的增加或高解像度化而变长这样的问题。在测试两个DAC、即DAC1和DAC2的情况下,控制部(170)通过交替地增加DAC1和DAC2的数字输入值,被输入DAC1和DAC2的模拟输出值的比较部1的输出在“0”和“1”之间重复倒相。因在判断部(180)中判断上述比较部1的输出模式是否与期待值一致,所以可进行DAC的合格品判别。

    具有混合信号处理装置的测试界面

    公开(公告)号:CN101339225A

    公开(公告)日:2009-01-07

    申请号:CN200710122871.0

    申请日:2007-07-06

    发明人: 陈建志 廖春成

    IPC分类号: G01R31/28 G01R31/3167

    摘要: 本发明提供了一种整合混合信号处理电路于一个测试界面,特别是整合混合信号处理电路于一个探针卡或一个待测元件卡的测试界面上,并且整合混合信号处理电路与测试机台的接脚电通道,与整合混合信号处理电路操作程序于测试机台的系统软件中。

    对可编程逻辑器件进行在系统编程的装置和方法

    公开(公告)号:CN101266548A

    公开(公告)日:2008-09-17

    申请号:CN200710087364.8

    申请日:2007-03-14

    IPC分类号: G06F9/45 G01R31/3167

    摘要: 本发明提供了一种用于对可编程逻辑器件进行在系统编程的装置,该装置包括:文件格式转换器,用于将目标可编程逻辑器件的串行向量格式文件转换成嵌入式编程格式文件,作为目标可编程逻辑器件的在系统编程文件;以及文件解释器,用于解析输入的嵌入式编程格式文件,生成符合IEEE1149.1的编程信息,并根据编程信息驱动JTAG接口信号,对目标可编程逻辑器件进行在系统编程。此外,本发明还提供了一种用于对可编程逻辑器件进行在系统编程的方法。通过本发明的技术方案,实现了以下有益效果:在保留了目前适用于几乎所有可编程逻辑器件制造商器件的优势的同时,解决了存储资源消耗大、差错检测能力差、以及不能显式区分整个在系统编程过程各个阶段的问题。