-
公开(公告)号：CN118976644A
公开(公告)日：2024-11-19
申请号：CN202411051094.5
申请日：2024-08-01
申请人： 日月新半导体(昆山)有限公司
发明人： 薛根进
摘要： 本发明公开了一种带传感器的匀胶机，属于晶圆匀胶技术领域，包括送片单元、涂布单元、热板单元、收片单元和检测传感单元，所述检测传感器包括支架、对射传感器、继电器和开关电源。本发明通过使用两个对射传感器，扩大了检测范围，提高了检测精度，有效避免了因晶圆槽深或边缘翘曲导致的误感应或未感应问题，可使双台面槽深晶圆以及单台面翘曲晶圆避免被反射传感器误感应或未感应导致的报警甚至破片。
-
公开(公告)号：CN118629984A
公开(公告)日：2024-09-10
申请号：CN202410736024.7
申请日：2024-06-07
申请人： 日月新半导体(昆山)有限公司
发明人： 张生
IPC分类号： H01L23/488 , H01L23/373 , H01L23/495 , H01L21/60
摘要： 本发明涉及半导体器件封装技术领域，具体是一种新型集成电路功率器件，包括有芯片，所述芯片的背部设置有多层金属结构，所述芯片和多层金属结构均设置在金属框架的上端。本发明采用扩散焊接的方式代替了传统焊料焊接，能在较低温度下实现芯片与金属框架之间的固定，显著降低了热应力，减少了芯片裂纹和焊层剥离的风险，从而提升了整个封装结构的长期可靠性和热循环稳定性。
-
公开(公告)号：CN118629885A
公开(公告)日：2024-09-10
申请号：CN202410722318.4
申请日：2024-06-05
申请人： 日月新半导体(昆山)有限公司
IPC分类号： H01L21/60 , H01L21/3205
摘要： 本发明公开了混晶层形成技术领域的一种集成电路利用磊晶原理形成混晶层的方法，包括如下步骤：S1、晶粒聚结及暂停；S2、Au薄膜填补；S3、TiW层二次沉积；S4、共晶层形成；S5、电镀凸块。本发明通过在TiW层沉积过程中引入Au薄膜填补缝隙的步骤，增加了TiW和Au之间的共晶层面积，从而显著提高了薄膜间的粘附力，由于共晶层的增强，Bump的机械剪切强度得到提升，在Shear剪切力测试中表现出更好的性能，减少了TiW层漏出和Bump脱落的风险，通过形成更稳定的共晶层，集成电路的整体可靠性得到显著提高，确保了在实际使用中的耐用性和稳定性，改进后的混晶层形成方法能够提升集成电路的性能，尤其是在需要高可靠性和机械强度的应用场景中。
-
公开(公告)号：CN118374860A
公开(公告)日：2024-07-23
申请号：CN202410631851.X
申请日：2024-05-21
申请人： 日月新半导体(昆山)有限公司
发明人： 郭剑云
摘要： 本发明涉及集成电路镍电极活化技术领域的集成电路电镀镍阳极表面活化装置，包括外槽体和内槽体，所述外槽体设于内槽体的一侧，所述外槽体和内槽体各自设有阳极和阴极，所述外槽体的阳极为外槽阳极钛蓝，所述外槽体的阴极为外槽阴极不锈钢网。本发明在现有外槽体基础上修改并架设一组独立电解槽，内外槽时时处于电解的状态,时时进行镀液中杂质的析出,同时阳极镍饼的表面时时处于解离状态,来消除阳极镍层钝化以及镀镍层质量下降带来的不利影响，还延长了药水的使用寿命，有助于降低生产成本；但通过这种方式可以有效避免镍镀层异常所带来的生产中断和品质问题，节省的循环时间和提升的产品良率，带来的正面效益远远超过了消耗的成本。
-
公开(公告)号：CN118311037A
公开(公告)日：2024-07-09
申请号：CN202410422583.0
申请日：2024-04-09
申请人： 日月新半导体(昆山)有限公司
发明人： 翁睿骏
IPC分类号： G01N21/88 , G01N21/95 , G01N21/956 , G01N21/01 , G01B11/06
摘要： 本发明公开了晶圆凸块测试技术领域的晶圆级凸块3D AOI测试，采取以下方法：S1、将机台的平台设计成可360度旋转式平台，以旋转待测物转向至合适方向，以顺利取得正确数据；S2、将机台的光源角度设计成可调整角度式光源，以调整入射光的角度，克服讯号遮蔽并顺利取得正确数据。因金凸块主要为长方形凸块设计，凸块短边较空旷而凸块长边则紧邻其他凸块，故首先确认凸块布局设计及排列方向，入射光从凸块长边方向射入将会造成讯号遮蔽而无法顺利取得数据导致数据错误，因此本发明将机台设计或改造成可360度旋转式平台，以旋转待测物转向至合适方向，以顺利取得正确数据，将机台光源角度设计或改造成可调整入射光角度，克服讯号遮蔽并顺利取得正确数据。
-
公开(公告)号：CN116995054A
公开(公告)日：2023-11-03
申请号：CN202310859119.3
申请日：2023-07-13
申请人： 日月新半导体(昆山)有限公司
IPC分类号： H01L23/498 , H01L23/31 , H01L21/56 , H01L21/60
摘要： 一种集成电路封装产品以及集成电路封装方法。所述集成电路封装产品包括底盘、镀银层、集成电路芯片以及若干凸起件。所述底盘包括第一区域和第二区域。所述镀银层涂布于所述第一区域之上。所述集成电路芯片设置于所述第二区域之上。所述镀银层环绕所述集成电路芯片。所述若干凸起件设置于所述镀银层之上。所述集成电路封装方法包括在底盘的第一区域涂布镀银层；在所述底盘的第二区域设置集成电路芯片；在所述镀银层上设置若干凸起件。
-
公开(公告)号：CN116504697A
公开(公告)日：2023-07-28
申请号：CN202310778149.1
申请日：2023-06-29
申请人： 日月新半导体(昆山)有限公司
发明人： 许玉斌
IPC分类号： H01L21/677 , H01L21/67
摘要： 本发明实施例是关于一种用于集成电路封装产品作业的装置。一示例性的装置可包含：料盒载台、推送部件、导引设备以及控制系统。料盒载台包括源料盒工位、目标料盒工位、源料盒检测器以及目标料盒检测器。导引设备位于源料盒工位和目标料盒工位之间且设置为将源料盒内的待转送件推送至目标料盒时起导引作用。控制系统配置为接收来自源料盒检测器的第一检测信号和来自目标料盒检测器的第二检测信号，以根据第一检测信号和第二检测信号控制推送部件和该导引设备的操作。
-
公开(公告)号：CN116430688A
公开(公告)日：2023-07-14
申请号：CN202310701436.2
申请日：2023-06-14
申请人： 日月新半导体(昆山)有限公司
发明人： 凌坚
IPC分类号： G03F7/20
摘要： 一种半导体工艺方法。所述半导体工艺方法包括S1根据半导体产品的曝光区块设定光罩的第一位置；S2当所述光罩的尺寸与所述曝光区块的尺寸不符时，移动设定的所述第一位置使所述第一位置与所述曝光区块的一顶点重合；S3依据所述光罩的尺寸设定第二位置。
-
公开(公告)号：CN115985863A
公开(公告)日：2023-04-18
申请号：CN202310204253.X
申请日：2023-03-06
申请人： 日月新半导体(昆山)有限公司
发明人： 王成立
IPC分类号： H01L23/31 , H01L23/367 , H01L23/467 , H01L23/04
摘要： 一种集成电路封装产品。所述集成电路封装产品包括：载板、连接层以及盖件。所述连接层形成于所述载板之上。所述盖件形成于所述连接层之上。所述盖件与所述载板所包围的空间经配置以容纳集成电路晶片。所述连接层包括贯穿所述连接层并连通所述空间的通道。
-
公开(公告)号：CN115831766A
公开(公告)日：2023-03-21
申请号：CN202310033741.9
申请日：2023-01-10
申请人： 日月新半导体(昆山)有限公司
发明人： 凌坚
IPC分类号： H01L21/48 , H01L23/488
摘要： 一种集成电路工艺方法以及集成电路产品，涉及半导体领域。所述集成电路工艺方法包括：在晶圆上形成第一光阻层；对所述第一光阻层进行第一刻蚀工艺以形成第一图案化光阻层，所述第一图案化光阻层在对应到所述晶圆上的连接点的位置具有多个凹槽；在所述多个凹槽中形成第一连接件；在所述第一图案化光阻层上形成第二光阻层以覆盖所述第一连接件；对所述第二光阻层进行第二刻蚀工艺以形成第二图案化光阻层，所述第二图案化光阻层暴露多个所述第一连接件的至少其中之一；以及在暴露的所述第一连接件上形成金属以形成第二连接件。所述集成电路产品是依据上述的集成电路工艺方法所制成。
-
-
-
-
-
-
-
-
-
搜索结果
59 条记录 (耗时 0.042 秒)
