一种LDO输出电压的超压保护电路
    1.
    发明公开

    公开(公告)号:CN119582135A

    公开(公告)日:2025-03-07

    申请号:CN202411847147.4

    申请日:2024-12-16

    Abstract: 本发明公开一种LDO输出电压的超压保护电路,包括:第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一电阻、第二电阻、第一偏置电流和第二偏置电流;其中第一MOS管和第五MOS管是NMOS管,第二MOS管、第三MOS管、第四MOS管为PMOS管;本发明的电路具有超压自动检测及快速泄放功能,实现了LDO在断电过程中LDO输出电压能从超压状态快速回到正常输出电压,从而保护负载器件;电路结构简单,逻辑清晰,易于实现,便于使用。

    单晶硅直拉法中提高算法鲁棒性的优化方法、装置、设备和存储介质

    公开(公告)号:CN119411214A

    公开(公告)日:2025-02-11

    申请号:CN202411450754.7

    申请日:2024-10-16

    Abstract: 本发明提供一种单晶硅直拉法中提高算法鲁棒性的优化方法、装置、设备和存储介质;所述优化方法包括针对单晶硅直拉法每一棒次,获取炉台调温阶段工艺参数的相关数据并进行处理,得到调温阶段工艺参数数据集;构造感知模型,对调温阶段工艺参数数据集中每一棒次工艺参数的数据进行拟合,得到关键拟合系数结果集;对关键拟合系数结果集进行聚类,得到关键拟合系数结果集的整体边界;构造其它工艺算法输出变量与感知模型之间的映射模型;在新一棒次调温阶段开始后前期设定时段结束后,利用感知模型获取两个关键拟合系数的组合,判断该组合是否在整体边界内,若否则调整工艺参数,若是,则将映射模型融入到原有的其它工艺算法中;能够提到算法鲁棒性。

    一种电流镜架构的低功耗高速电平移位电路

    公开(公告)号:CN118199615B

    公开(公告)日:2025-01-24

    申请号:CN202410317716.8

    申请日:2024-03-20

    Inventor: 朱敏元 赵大雨

    Abstract: 本发明公开一种电流镜架构的低功耗高速电平移位电路,属于集成电路领域,包括低压域输入对管模块、低压到高压隔离模块、高压盆域模块。通过低压域输入对管模块把输入信号PWM分成两路快速响应的窄脉冲信号V_r、V_f和两路维持信号PWM_p、PWM_n,然后把电压信号转变成电流信号I1和I2。窄脉冲信号V_r和V_f时间段,电路工作电流I1会比较大,但是这个已经避免了传统的电平移位电路在整个过程中的大电流情况;窄脉冲结束后通过PWM_p、PWM_n和小电流I2来维持电路中各节点的电压;左右两条电流镜支路把电流信号I1和I2输入到高压盆域模块进行电流镜比较;比较出来的差分信号Vo_p和Vo_n经过整形锁存模块,整形输出最后信号OUT。

    一种用于锁相环从过渡模式恢复的相位快速锁定电路

    公开(公告)号:CN119315982A

    公开(公告)日:2025-01-14

    申请号:CN202411847056.0

    申请日:2024-12-16

    Abstract: 本发明公开一种用于锁相环从过渡模式恢复的相位快速锁定电路,属于集成电路领域,包括:鉴频鉴相器‑电荷泵、压控振荡器、过渡电路、反馈除频器、开关、第一反相器、第二反相器、第一与门、第二与门、或非门、第一触发器和第二触发器。本发明能够在输入参考信号CLK_REF异常断开期间使用备用过渡电路维持压控振荡器保持在稳定频率工作,并在输入参考信号CLK_REF从异常断开状态恢复时利用对反馈除频器的不断重置来实现输出反馈时钟DIVIDER_OUT与输入参考信号CLK_REF的同步,大幅减小输入参考信号CLK_REF从异常断开状态恢复时输出反馈时钟DIVIDER_OUT与输入参考信号CLK_REF的最大相位差,使压控振荡器能在输入参考信号发生异常及恢复的过程中持续保持在稳定的频率维持系统正常工作。

    一种MIPI APHY线缆极性自适应解码的方法

    公开(公告)号:CN119292984A

    公开(公告)日:2025-01-10

    申请号:CN202411426935.6

    申请日:2024-10-14

    Inventor: 徐植 张进

    Abstract: 本发明公开一种MIPI APHY线缆极性自适应解码的方法,属于信号检测领域。APHY在建立连接过程中,某一个阶段发送端会周期性发送固定长度固定格式的01序列,记为第一序列;同时将第一序列按位取反的序列称为反码序列,记为第二序列;在这个阶段中,接收端电路将持续对收到的码流进行观测:当在一定时间内收到第一序列的次数大于预设阈值时,认为此时线缆为正插状态,对模拟电路解析出来的数据不进行处理;当在一定时间内收到第二序列的次数大于预设阈值时,认为此时线缆处于反插状态,对模拟电路解析出来的数据按位取反后再进行后续动作。相比于使用上层协议来判断当前线缆状态,本发明的时效性和准确性均更优。

    一种用于处理MIPI D-PHY发送端发送数据延时差异的方法

    公开(公告)号:CN119271607A

    公开(公告)日:2025-01-07

    申请号:CN202411341672.9

    申请日:2024-09-25

    Inventor: 赵博雅 徐植

    Abstract: 本发明公开一种用于处理MIPI D‑PHY发送端发送数据延时差异的方法,属于高速串行总线领域,在每条数据通道发送端PPI之前放置一个FIFO,并分别用TxReadyHS信号作为读FIFO的条件;当所有的FIFO都不满前一级电路时才可以将新的一组数据同时写入FIFO,使得D‑PHY上层电路同时处理各数据通道数据,电路简单,使用方便。本发明能够有效解决MIPI D‑PHY接口在数据传输中存在的延迟问题,提高了其可靠性和稳定性,具有较大的市场潜力和应用价值。

    一种用于处理MIPI D-PHY接收端信号延时差异的方法

    公开(公告)号:CN119271606A

    公开(公告)日:2025-01-07

    申请号:CN202411341670.X

    申请日:2024-09-25

    Inventor: 赵博雅 徐植

    Abstract: 本发明公开一种用于处理MIPI D‑PHY接收端信号延时差异的方法,属于高速串行总线领域。在MIPI D‑PHY中每条数据通道接收端PPI之后放置一个FIFO;分别用RxSyncHs信号进行复位,并分别用RxValidHs信号作为数据写入FIFO的条件。本申请能够有效解决MIPI D‑PHY接口在数据传输中存在的延迟问题,提高了其可靠性和稳定性,具有较大的市场潜力和应用价值。

    一种支持高频信号的调试总线
    9.
    发明公开

    公开(公告)号:CN119271588A

    公开(公告)日:2025-01-07

    申请号:CN202411342265.X

    申请日:2024-09-25

    Inventor: 吴艳 徐植 程剑平

    Abstract: 本发明公开一种支持高频信号的调试总线,属于通信领域。基于传统芯片调试总线,所述传统芯片调试总线包括多路复用器、芯片管脚、若干个模块;若干个模块与多路复用器连接,多路复用器与芯片管脚连接;所述支持高频信号的调试总线还包括全局的统计模块;所述统计模块位于所述多路复用器和所述芯片管脚之间;芯片内部数据及其所属的时钟共同输入所述统计模块,所述统计模块实现对高频信号的检测,满足对全部模块的统计需求。本发明能够支持高频信号,可以灵活的对全部模块进行数据统计,同时消耗较少的硬件资源。

    一种应用于高速传输系统的信号眼图的检测方法

    公开(公告)号:CN119232295A

    公开(公告)日:2024-12-31

    申请号:CN202411427653.8

    申请日:2024-10-14

    Abstract: 本发明公开一种应用于高速传输系统的信号眼图的检测方法,属于通信领域。在芯片内部根据某一预设的基准点处,信号电平监测电路返回的是否符合预期的状态值,叠加本发明的扫描算法,最终输出眼图纵向的高低位置;并且横向的眼宽边界数据同理可得。本发明中可以选择以计数器作为描述眼高的高低位置以及眼宽的左右边界的数据形式。相较于传统的使用示波器观察眼图质量的方式,本发明提供的方法无需额外的示波器,可以在ASIC内部实时的观测眼图质量数据;本发明提供的扫描算法实现简单,眼图质量数据易于获取,可以较好的为系统提供实时的数据参考,有利于系统级行为的执行。

Patent Agency Ranking