利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

1235 条记录 (耗时 0.061 秒)

    数据传输装置、方法、处理器、芯片和板卡
    1.
    发明公开
    数据传输装置、方法、处理器、芯片和板卡 审中-公开

    公开(公告)号：CN118897813A

    公开(公告)日：2024-11-05

    申请号：CN202310492602.2

    申请日：2023-05-04

    申请人： 上海寒武纪信息科技有限公司

    发明人： 请求不公布姓名

    IPC分类号： G06F13/28 ,  G06N3/063 ,  G06N3/0464

    摘要： 本披露公开了一种数据传输装置、方法、处理器、芯片和板卡。该处理器可以作为计算装置包括在组合处理装置中，该组合处理装置还可以包括接口装置和其他处理装置。该计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于存储该计算装置和其他处理装置的数据。本披露的方案提供了数据传输机制，其可以提升供数速度，满足处理器高速算力的需求。

    乘法器、数据处理方法、装置及芯片
    2.
    发明授权
    乘法器、数据处理方法、装置及芯片 有权

    公开(公告)号：CN113031915B

    公开(公告)日：2024-10-15

    申请号：CN201911349756.6

    申请日：2019-12-24

    申请人： 上海寒武纪信息科技有限公司

    发明人： 请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名

    IPC分类号： G06F7/523

    摘要： 本申请提供一种乘法器、数据处理方法、装置及芯片，所述乘法器包括：判断电路、数据寄存器、修正编码电路和修正压缩电路；所述判断电路的输出端与所述数据寄存器的输入端连接，所述数据寄存器的输出端与所述修正编码电路的输入端连接，所述修正编码电路的输出端与所述修正压缩电路的输入端连接；该乘法器可以通过判断电路确定接收到的数据是否为全0数据，若为全0数据就不需要将该数据存储至数据寄存器中，以减少数据寄存器的翻转次数，并且该乘法器不需要复杂稀疏选数电路，仅需要通过判断电路获取有效数据，使得乘法器只需要对有效数据进行处理，缩小了无效运算量，从而降低了乘法器的功耗。

    视频编码方法、设备、系统及存储介质
    3.
    发明公开
    视频编码方法、设备、系统及存储介质 审中-实审

    公开(公告)号：CN118741137A

    公开(公告)日：2024-10-01

    申请号：CN202310320721.X

    申请日：2023-03-28

    申请人： 上海寒武纪信息科技有限公司

    发明人： 请求不公布姓名

    IPC分类号： H04N19/20 ,  H04N19/42 ,  H04N19/172 ,  H04N19/107

    摘要： 本申请实施例提供一种视频编码方法、设备、系统及存储介质。其中，电子设备包括：至少一个处理器及存储器；所述存储器存储计算机执行指令；所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行视频编码方法。本申请实施例，可有效解决由于帧间画面跳跃过大找不到参考物导致只能采用帧内编码的情况，可提升当前视频帧的编码质量。

    乘法器、数据处理方法、装置及芯片
    5.
    发明授权
    乘法器、数据处理方法、装置及芯片 有权

    公开(公告)号：CN113031912B

    公开(公告)日：2024-08-16

    申请号：CN201911349749.6

    申请日：2019-12-24

    申请人： 上海寒武纪信息科技有限公司

    发明人： 请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名

    IPC分类号： G06F7/487

    摘要： 本申请提供一种乘法器、数据处理方法、装置及芯片，所述乘法器包括：修正布斯编码电路、中间数据寄存器、压缩电路以及输出数据寄存器；所述压缩电路包括4‑2压缩器，所述4‑2压缩器包括全加器以及选择电路；所述修正布斯编码电路的输出端与所述中间数据寄存器的输入端连接，所述中间数据寄存器的输出端与所述压缩电路的输入端连接，所述压缩电路的输出端与所述输出数据寄存器的输入端连接，该过程能够保证乘法器运算结果准确性的前提下，能够对多种不同位宽的数据进行乘法运算，有效减少了乘法器占用AI芯片的面积。

    循环冗余校验方法、装置、存储介质以及电子设备
    7.
    发明授权
    循环冗余校验方法、装置、存储介质以及电子设备 有权

    公开(公告)号：CN115549854B

    公开(公告)日：2024-07-12

    申请号：CN202110742121.3

    申请日：2021-06-30

    申请人： 上海寒武纪信息科技有限公司

    发明人： 请求不公布姓名 ,  请求不公布姓名

    IPC分类号： H04L1/00 ,  G06N3/063

    摘要： 本申请实施例提供一种循环冗余校验方法、装置、存储介质以及电子设备，该方法包括：获取待处理数据；按照待处理数据的位宽，对待处理数据进行拆分，得到N个第一级子待处理数据，其中，N为正整数；将N个第一级子待处理数据分配给M级CRC计算模块，得到待处理数据对应的目标CRC计算结果。本申请可通过将待处理数据进行拆分，并将拆分以后得到的多个第一级子待处理数据分配给M级CRC计算模块进行CRC计算，可实现对高位宽数据的CRC计算，有利于提高循环冗余校验效率。

    数据处理方法、重排序缓存器及互联设备
    10.
    发明授权
    数据处理方法、重排序缓存器及互联设备 有权

    公开(公告)号：CN114691571B

    公开(公告)日：2024-05-28

    申请号：CN202011590024.9

    申请日：2020-12-28

    申请人： 上海寒武纪信息科技有限公司

    发明人： 请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名

    IPC分类号： G06F13/40 ,  G06F13/28

    摘要： 本发明提供了一种数据处理方法，其特征在于，所述方法包括：接收上游设备的传输请求，记录所述传输请求的标识和接收顺序，将所述传输请求发送给下游设备，在接收到所述下游设备对所述传输请求的传输响应之后，为所述传输响应分配存储器地址，根据所述存储器地址，将所述传输响应存储至存储器，按照所述传输请求的接收顺序，将所述传输请求对应的传输响应从所述存储器地址读出并发送给所述上游设备。本发明的数据处理方法更加灵活，可以实现高速率、高带宽、低功耗的重排序缓冲器。