数据调度方法、计算芯片及电子设备

    公开(公告)号:CN116483536A

    公开(公告)日:2023-07-25

    申请号:CN202310446262.X

    申请日:2023-04-24

    发明人: 沈斌华 李光周

    IPC分类号: G06F9/48 G06F9/50

    摘要: 本申请提供一种数据调度方法、计算芯片及电子设备,方法包括:通过第一类线程束向设备内存依次发出数据请求,并将所述设备内存返回的所述数据请求对应的待处理数据存入目标存储器的目标区域内;其中,所述目标存储器为所述第一类线程束所属的线程块的存储器,所述目标区域为所述目标存储器内与该数据请求对应的区域;针对任一所述数据请求,在所述线程块的所有第一类线程束均将该数据请求对应的待处理数据存入所述目标存储器的所述目标区域内的情况下,通过第二类线程束从所述目标存储器的目标区域中取出所述待处理数据至向量寄存器,以对所述待处理数据进行处理。本申请可以在兼顾掩盖访问设备内存时存在的长延迟问题的同时,提高数据重用率。

    功耗监测装置、方法、SOC芯片、电子设备及存储介质

    公开(公告)号:CN116126631A

    公开(公告)日:2023-05-16

    申请号:CN202211715905.8

    申请日:2022-12-29

    摘要: 本申请涉及一种功耗监测装置、方法、SOC芯片、电子设备及存储介质,属于集成电路领域。该功耗监测装置包括指令发送模块和指令监测控制模块;指令发送模块用于向指令执行单元发送指令,并对已发送的指令进行统计,得到指令统计信息;指令监测控制模块用于根据所述指令统计信息确定当前时间点的功耗值,若所述功耗值超过预设功耗管控阈值时,对所述指令发送模块发送指令的速度进行管控,以控制所述SOC芯片的功耗。本申请通过功耗监测装置,来对芯片执行指令期间的功耗进行监测,若监测到当前时间点的功耗值超过预设功耗管控阈值时,则对芯片执行指令期间的功耗进行管控,以降低芯片的功耗。

    一种基于动态非平衡时钟的芯片设计优化系统及方法

    公开(公告)号:CN112818620A

    公开(公告)日:2021-05-18

    申请号:CN202110201459.8

    申请日:2021-02-23

    摘要: 本发明提出了一种基于动态非平衡时钟的芯片设计优化系统及方法。其在设计的综合阶段,分析设计的时序路径,并根据当前的时序结果分析并动态地调整时序单元的时钟延迟,将时钟延迟结果向芯片设计实现流程的后续步骤传递,从而在时钟树综合时,按照要求综合出非平衡的时钟树结构。在芯片设计实现过程中的综合及布局布线阶段时,动态地调整整个叶节点时钟网络的延迟,以达到迅速收敛时序的目的。由于使用了动态非平衡时钟网络,使得芯片设计的时序路径有更多的时序裕量,使芯片实现工具对整个设计的时序能作更好的优化,时序紧张的路径不再需要更多复杂的优化,从而减小整个设计的面积,减小功耗,提高设计可实现的时钟速度,提高设计性能。

    一种基于反向极性技术的乘法器及其代码生成方法

    公开(公告)号:CN111897513A

    公开(公告)日:2020-11-06

    申请号:CN202010745540.8

    申请日:2020-07-29

    IPC分类号: G06F7/523

    摘要: 本发明公开了一种基于反向极性技术的乘法器及其代码生成方法,所述乘法器包括部分积生成模块、部分积压缩模块和进位保留加法器;部分积生成模块对乘数和被乘数进行计算得到部分积;部分积压缩模块对部分积进行压缩得到部分积压缩树;进位保留加法器对压缩过程中连接到进位保留加法器上的信号进行相加处理,将相加处理结果连接到乘法器的输出端。部分积生成模块采用与非门阵列,部分积压缩模块采用华莱士树结构,压缩器主要采用反向极性全加器和反向极性半加器,在特定条件下采用普通全加器和普通半加器。本发明通过采用面积小、功耗低的反向极性全加器有效降低了乘法器的功耗,且可自动化生成乘法器的代码及对乘法器时序进行整体优化。

    基于GPGPU芯片的多用户通用计算处理方法和系统

    公开(公告)号:CN111881078A

    公开(公告)日:2020-11-03

    申请号:CN202010690286.6

    申请日:2020-07-17

    发明人: 李先彧

    摘要: 本发明公开了一种基于GPGPU芯片的多用户通用计算处理方法和系统,通过配置结构路由规则将GPGPU芯片分割成多个独立的计算单元群,每个计算单元群设有独立的L1数据缓存、L1指令缓存、共享内存、末级缓存和全局内存空间;其中,全局内存对片上DMA全局可见。本发明增加了软件的灵活性,对于多用户的计算更有优势;同时,每对计算引擎可以独立的工作,确保可预期的延迟和吞吐量,降低存储体冲突几率,使各计算引擎之间的工作互不干扰。

    软件追踪方法及装置、存储介质及电子设备

    公开(公告)号:CN117370178A

    公开(公告)日:2024-01-09

    申请号:CN202311332113.7

    申请日:2023-10-13

    IPC分类号: G06F11/36

    摘要: 本申请涉及计算机技术领域,提供一种软件追踪方法及装置、存储介质及电子设备。其中,软件追踪方法应用于被加载到目标软件对应的进程中的第一动态链接库,具体包括:调用目标软件提供的软件追踪接口,对目标软件中的生成软件追踪信息的功能进行配置和/或控制,以打开生成所需的第一软件追踪信息的功能;接收并输出目标软件在运行过程中生成的第一软件追踪信息。该方法可以实现对生成软件追踪信息的功能进行复杂的配置和/或灵活的控制,从而精准获取到所需的软件追踪信息,更高效地分析软件错误。另外,该方法获取软件追踪信息所付出的资源开销较小,而且也不需要对目标软件进行修改和编译,实现起来简单高效。

    一种自动克隆实现数字电路负载分离的方法

    公开(公告)号:CN113657057B

    公开(公告)日:2023-10-13

    申请号:CN202110937522.4

    申请日:2021-08-16

    IPC分类号: G06F30/32 G06F30/327

    摘要: 本发明公开了一种自动克隆实现数字电路负载分离的方法,包括如下步骤:步骤1、指定需要进行复制的源单元和负载;步骤2、导出源单元的电路拓扑结构;步骤3、过滤单元使用递归算法去掉不在源单元和负载单元路径上的单元,获取需要复制的电路结构;步骤4、复制单元复制过滤后的单元;步骤5、断开原电路的连接,然后对负载单元和上一步的复制电路进行重新连接;步骤6、循环复制电路的单元;步骤7、输出单元将步骤4‑步骤6的过程进行描述,同时输出形式验证约束文件,以及复制电路所需要的环境设置文件。本发明的一种自动克隆实现数字电路负载分离的方法,可以在电路实现过程中自动完成负载的分离,具有可靠性高,实现过程简单,不需要迭代。

    数据请求处理电路、方法及其缓存电路和处理器

    公开(公告)号:CN116010293A

    公开(公告)日:2023-04-25

    申请号:CN202211733347.8

    申请日:2022-12-30

    发明人: 吴昊

    IPC分类号: G06F12/02 G06F12/0877

    摘要: 本申请提供一种数据请求处理电路、方法、及其缓存电路和处理器,该电路包括:下游数据处理模块、数据请求管理模块以及上游管理模块;下游数据处理模块用于将获取的目标下游数据传输给上游管理模块;其中,目标下游数据通过缓存缺失的目标数据请求在下游内存中读取获得;数据请求管理模块用于将目标下游数据关联的目标数据请求信息传输给上游管理模块;上游管理模块用于将目标下游数据和关联的目标数据请求信息传输给上游设备,以响应目标数据请求,由于本方案是直接将目标下游数据传输给上游,因此,本方案设计的数据请求处理电路无需对缓存进行写入和读取,进而提高缓存未命中的数据请求的响应时间和功耗。

    一种动态调压调频的方法、装置及芯片

    公开(公告)号:CN116009681A

    公开(公告)日:2023-04-25

    申请号:CN202310036040.0

    申请日:2023-01-10

    摘要: 本申请实施例提供一种动态调压调频的方法、装置及芯片,所述方法包括:在第一锁相环向被监控芯片提供时钟信号的条件下,获取所述被监控芯片的当前功耗值;若根据所述当前功耗值确定需要调整所述被监控芯片的所述当前功耗时,则将向所述被监控芯片提供时钟信号的锁相环由所述第一锁相环调整为第二锁相环。采用本申请实施例提供的基于功耗控制的双锁相环PLL的动态调压调频的设计方案及方法,可实现在芯片总体功耗可控的工作模式下,提供功耗异常时的快速保护机制,在保证芯片功耗安全可控的前提下同时平衡芯片功耗和性能要求。

    密钥协商的方法、装置、电子设备及计算机可读存储介质

    公开(公告)号:CN115766006A

    公开(公告)日:2023-03-07

    申请号:CN202211439351.3

    申请日:2022-11-17

    发明人: 彭伟

    IPC分类号: H04L9/08 H04L9/30

    摘要: 本申请属于通信技术领域,公开了密钥协商的方法、装置、电子设备及计算机可读存储介质,该方法包括,第一处理器,基于第一私钥以及椭圆曲线基点,生成第一公钥,并将第一公钥发送至第二处理器;椭圆曲线基点为目标椭圆曲线上的点;第二处理器,接收第一处理器发送的第一公钥,并基于第一公钥以及第二私钥,生成共享密钥;第二处理器,基于第二私钥以及椭圆曲线基点,生成第二公钥,并将第二公钥发送至第一处理器;第一处理器,接收第二处理器发送的第二公钥,并基于第二公钥以及第一私钥,生成共享密钥。这样,在密钥协商的过程中,处理器之间不需要传输共享密钥,提高了密钥协商的安全性。