公开(公告)号：CN111897513A

公开(公告)日：2020-11-06

申请号：CN202010745540.8

申请日：2020-07-29

申请人： 上海芷锐电子科技有限公司

发明人： 甘振华 ,  孙凌 ,  于威 ,  刘圆 ,  张都 ,  徐峰 ,  阙诗璇

IPC分类号： G06F7/523

摘要： 本发明公开了一种基于反向极性技术的乘法器及其代码生成方法，所述乘法器包括部分积生成模块、部分积压缩模块和进位保留加法器；部分积生成模块对乘数和被乘数进行计算得到部分积；部分积压缩模块对部分积进行压缩得到部分积压缩树；进位保留加法器对压缩过程中连接到进位保留加法器上的信号进行相加处理，将相加处理结果连接到乘法器的输出端。部分积生成模块采用与非门阵列，部分积压缩模块采用华莱士树结构，压缩器主要采用反向极性全加器和反向极性半加器，在特定条件下采用普通全加器和普通半加器。本发明通过采用面积小、功耗低的反向极性全加器有效降低了乘法器的功耗，且可自动化生成乘法器的代码及对乘法器时序进行整体优化。

公开(公告)号：CN111897513B

公开(公告)日：2023-07-21

申请号：CN202010745540.8

申请日：2020-07-29

申请人： 上海芷锐电子科技有限公司

发明人： 甘振华 ,  孙凌 ,  于威 ,  刘圆 ,  张都 ,  徐峰 ,  阙诗璇

IPC分类号： G06F7/523

摘要： 本发明公开了一种基于反向极性技术的乘法器及其代码生成方法，所述乘法器包括部分积生成模块、部分积压缩模块和进位保留加法器；部分积生成模块对乘数和被乘数进行计算得到部分积；部分积压缩模块对部分积进行压缩得到部分积压缩树；进位保留加法器对压缩过程中连接到进位保留加法器上的信号进行相加处理，将相加处理结果连接到乘法器的输出端。部分积生成模块采用与非门阵列，部分积压缩模块采用华莱士树结构，压缩器主要采用反向极性全加器和反向极性半加器，在特定条件下采用普通全加器和普通半加器。本发明通过采用面积小、功耗低的反向极性全加器有效降低了乘法器的功耗，且可自动化生成乘法器的代码及对乘法器时序进行整体优化。