-
公开(公告)号：CN118860921A
公开(公告)日：2024-10-29
申请号：CN202411073037.7
申请日：2024-08-06
Applicant: 南京启见半导体科技有限公司 , 上海合见工业软件集团有限公司
Inventor： 李钊辉
Abstract: 本发明涉及芯片设计领域，特别是涉及一种多bank访问的动态映射方法、电子设备及存储介质，其通过解析访问请求命令cmd0，得到目标内存库bank0的地址；若当前已分配bank的状态机的数量大于预设分配阈值时，通过动态映射建立bank0和目标状态机FSM0之间的映射关系，动态映射的步骤包括：若当前存在未分配bank的状态机，则为bank0分配一个未分配bank的状态机FSM0，并建立FSM0与bank0之间的映射关系；同时解除状态机FSMi与banki之间的映射关系，得到未分配bank的状态机FSMi。其减少了面积开销，也对逻辑设计的时序起到了改善的作用。
-
公开(公告)号：CN116521613B
公开(公告)日：2023-08-25
申请号：CN202310808262.X
申请日：2023-07-04
Applicant: 南京启见半导体科技有限公司 , 上海合见工业软件集团有限公司
Inventor： 卢文才
IPC: G06F15/78
Abstract: 本发明涉及芯片技术领域，尤其涉及一种超低延迟的时钟域切换数据传输系统，包括M个数字发送端和模拟发射机，模拟发射机包括M个数据接收模块、锁相环、分频器、并行时钟树、反馈时钟树和串行时钟树。锁相环的第一输入接口与原始时钟lclk相连接，第二输入接口和反馈时钟fbclk相连，锁相环的输出接口分别与分频器的输入接口和串行时钟树的输入接口相连接；分频器的输出接口分别与并行时钟树的输入接口和反馈时钟树的输入接口连接，并行时钟树的第m个输出接口与Bm连接；反馈时钟树的输出接口与锁相环的第二输入接口相连接；串行时钟树的第m个输出接口与Bm连接。本发明无需使用FIFO，实现了超低延迟的时钟域切换数据传输。
-
公开(公告)号：CN119271609A
公开(公告)日：2025-01-07
申请号：CN202411411170.9
申请日：2024-10-10
Applicant: 上海合见工业软件集团有限公司 , 北京诺芮集成电路设计有限公司 , 南京启见半导体科技有限公司
Abstract: 本发明涉及EDA技术领域，特别是涉及一种基于UCIe邮箱机制的远端访问方法、设备及存储介质，该方法通过解析边带寄存器访问请求包得到目的地址；当所述目的地址位于高层的寄存器地址空间时，所述适配器层通过流感知芯片间接口FDI中的边带接口cfg向高层发送所述边带寄存器访问请求包并得到访问结果；所述适配器层将该访问结果写入邮箱寄存器，并将所述邮箱寄存器中的访问结果和相关数据进行打包形成边带访问完成事务；并将所述边带访问完成事务原路反馈给所述发送端芯片。实现了通过边带对高层的无CPU介入的高效、灵活访问，且符合UCIe协议规范。
-
公开(公告)号：CN118939586A
公开(公告)日：2024-11-12
申请号：CN202411073039.6
申请日：2024-08-06
Applicant: 南京启见半导体科技有限公司 , 上海合见工业软件集团有限公司
Inventor： 李钊辉
Abstract: 本发明涉及芯片设计领域，特别是涉及多bank访问的动态映射系统，该系统包括命令存储单元、映射管理表单元、映射解映射逻辑单元、动态映射执行单元和刷新管理单元，其中映射解映射逻辑单元通过动态的建立状态机和bank之间的映射关系，再根据已分配状态机的情况再解除一个映射关系，使内存控制器中的命令访问的目标bank始终能够分配对应的状态机，状态机的数量不需要随着bank数目的增加而一对一的线性增加，从而减少了状态机数量激增导致的面积开销，状态机数目的减少，也对逻辑设计的时序起到了改善的作用。
-
公开(公告)号：CN116736964B
公开(公告)日：2023-10-20
申请号：CN202310997314.2
申请日：2023-08-09
Applicant: 南京启见半导体科技有限公司 , 上海合见工业软件集团有限公司
Inventor： 李钊辉
IPC: G06F1/3293 , G06F11/30 , G06F1/3228
Abstract: 本发明涉及计算机技术领域，尤其涉及一种内存系统功耗的自适应控制方法、电子设备和介质，方法包括步骤S1、实时监测内存系统的运行状态标识；步骤S2、若变为第二标识，记录空闲开始时间，若空闲时间达到预设的第一时间阈值D1，则进入低功耗状态；步骤S3、当监测到运行状态变为第一标识时，记录空闲结束时间，确定空闲记录时间；步骤S4、基于D1设置离散键序列；步骤S5、基于空闲记录时间所对应的区间确定对应的键值，将对应的键值所对应的数量值加1，将空闲记录时间总数加1,当空闲记录时间总数大于预设的数量阈值时，更新D1，返回步骤S1。本发明能够自适应适配内存系统行为的变化，设置准确的调整参数，降低内存系统功耗。
-
Patent Agency Ranking
公开(公告)号：CN119271596A
公开(公告)日：2025-01-07
申请号：CN202411411169.6
申请日：2024-10-10
Applicant: 上海合见工业软件集团有限公司 , 北京诺芮集成电路设计有限公司 , 南京启见半导体科技有限公司
IPC: G06F13/38
Abstract: 本发明涉及EDA技术领域，特别是涉及一种基于非UCIe协议总线的远端访问方法、设备及存储介质，其通过配置接收端芯片的适配器层，使适配器层具备主动发起类本地寄存器访问事务的功能；适配器层解析接收到的请求事务得到地址和数据信息，并将其写入邮箱寄存器；当请求事务访问高层的寄存器地址空间时，适配器层切换为主设备模式，并根据邮箱寄存器构造类本地寄存器访问事务，并通过非UCIe协议总线向高层发送用于触发高层反馈响应信息的类本地寄存器访问事务，得到的响应信息通过非UCIe协议总线返回给适配器层，由适配器层反馈给发送端芯片；实现了在不受UCIe约束且无CPU介入的前提下对接收端芯片高层的高效灵活访问。
-
公开(公告)号：CN119070785A
公开(公告)日：2024-12-03
申请号：CN202411108960.X
申请日：2024-08-13
Applicant: 南京启见半导体科技有限公司 , 上海合见工业软件集团有限公司
Abstract: 本申请涉及电路设计技术领域，特别是涉及一种去偏移电路，电路包括：M个去偏移单元、N个第二反相器，a1的输入端用于接收初始信号，ai的输入端与ai‑1的输出端连接，am包括第一反相器cm和延迟电路dm，c1的输入端用于接收初始信号，c1的输出端与d1的输入端连接，ci的输入端与di‑1的输出端连接，di的输入端与ci的输出端连接，b1的输入端与aM的输出端连接，bj的输入端与bj‑1的输出端连接，bN的输出端用于输出目标信号，在传统CMOS门级延迟电路的基础上，仅需要插入不受电压和温度影响的延迟电路，就可以有效抑制通路总体延迟随电源温度变化的变化幅度，从而提高去偏移电路延迟的稳定性。
-
公开(公告)号：CN116736964A
公开(公告)日：2023-09-12
申请号：CN202310997314.2
申请日：2023-08-09
Applicant: 南京启见半导体科技有限公司 , 上海合见工业软件集团有限公司
Inventor： 李钊辉
IPC: G06F1/3293 , G06F11/30 , G06F1/3228
Abstract: 本发明涉及计算机技术领域，尤其涉及一种内存系统功耗的自适应控制方法、电子设备和介质，方法包括步骤S1、实时监测内存系统的运行状态标识；步骤S2、若变为第二标识，记录空闲开始时间，若空闲时间达到预设的第一时间阈值D1，则进入低功耗状态；步骤S3、当监测到运行状态变为第一标识时，记录空闲结束时间，确定空闲记录时间；步骤S4、基于D1设置离散键序列；步骤S5、基于空闲记录时间所对应的区间确定对应的键值，将对应的键值所对应的数量值加1，将空闲记录时间总数加1,当空闲记录时间总数大于预设的数量阈值时，更新D1，返回步骤S1。本发明能够自适应适配内存系统行为的变化，设置准确的调整参数，降低内存系统功耗。
-
公开(公告)号：CN116521613A
公开(公告)日：2023-08-01
申请号：CN202310808262.X
申请日：2023-07-04
Applicant: 南京启见半导体科技有限公司 , 上海合见工业软件集团有限公司
Inventor： 卢文才
IPC: G06F15/78
Abstract: 本发明涉及芯片技术领域，尤其涉及一种超低延迟的时钟域切换数据传输系统，包括M个数字发送端和模拟发射机，模拟发射机包括M个数据接收模块、锁相环、分频器、并行时钟树、反馈时钟树和串行时钟树。锁相环的第一输入接口与原始时钟lclk相连接，第二输入接口和反馈时钟fbclk相连，锁相环的输出接口分别与分频器的输入接口和串行时钟树的输入接口相连接；分频器的输出接口分别与并行时钟树的输入接口和反馈时钟树的输入接口连接，并行时钟树的第m个输出接口与Bm连接；反馈时钟树的输出接口与锁相环的第二输入接口相连接；串行时钟树的第m个输出接口与Bm连接。本发明无需使用FIFO，实现了超低延迟的时钟域切换数据传输。
-
公开(公告)号：CN220774362U
公开(公告)日：2024-04-12
申请号：CN202322489720.6
申请日：2023-09-13
Applicant: 南京启见半导体科技有限公司 , 上海合见工业软件集团有限公司
Inventor： 王耀飞
IPC: H01L23/498 , H01L23/367
Abstract: 本实用新型公开了一种集成电路基板，包括芯片基板，所述芯片基板的表面设置有多组高速信号焊盘以及参考地焊盘，每个所述高速信号焊盘上分别开设有高速信号过孔，所述芯片基板上开设有多组参考地过孔，每组所述参考地过孔分别与相应的所述参考地焊盘错位排布，所述芯片基板的表面设置有参考地铜皮，且所述参考地铜皮将所述参考地焊盘与所述参考地过孔相交错连接成一个整体。通过将参考地过孔开设在芯片基板上，并且参考地过孔与参考地焊盘错位排布，有效增加参考地过孔的数量，从而降低高速信号间串扰风险，进而提高集成电路板的使用稳定性。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.033 seconds)
