-
公开(公告)号：CN117151018B
公开(公告)日：2024-03-12
申请号：CN202311385457.4
申请日：2023-10-25
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F30/392 , H03K19/20
摘要： 本申请提供了一种缓冲器和反相器的布局方法、装置和电子设备，其中，该方法包括：获取待优化驱动门对应的每个负载门的解，根据每个负载门的解，沿着预设解传播方向，依次确定多个待插入位置的解集，根据预设解传播方向上最后一个待插入位置的解集，确定待优化驱动门的解集，从待优化驱动门的解集中确定满足预设筛选条件的目标解，根据目标解以及多个待插入位置的解集，分别确定多个待插入位置的目标布局方案，以采用目标布局方案在多个待插入位置进行缓冲器或反相器或导线的布局。本方案通过在待插入位置进行缓冲器或者反相器或者导线的布局，进一步提高了电路延迟优化效果。
-
公开(公告)号：CN117195821B
公开(公告)日：2024-02-23
申请号：CN202311474975.3
申请日：2023-11-08
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F30/396 , G06F30/392 , G06F30/398 , G06F18/23 , G06N3/042 , G06N3/045 , G06N3/0464 , G06N3/047 , G06N3/048 , G06N3/09 , G06N3/092
摘要： 而可以提高时钟树综合的效率。本发明提供一种时钟树综合方法、电子设备及存储介质，涉及电路设计技术领域。该时钟树综合方法包括：获取待处理时钟树的数据，待处理时钟树的数据用于表征待处理时钟树的结构；采用目标网络模型，对待处理时钟树的数据进行处理，得到针对待处理时钟树的第一调整动作；根据第一调整动作对待处理时钟树的结构进行调整，得到第一时钟树；若第一时钟树满足预设终止条件，则将第一时钟树作为最终的时钟树。无需人工拆解电路中复杂的时钟结构，采用训练好的目标网络模型对待处理时钟树的数据进行
-
公开(公告)号：CN117494622A
公开(公告)日：2024-02-02
申请号：CN202311843762.3
申请日：2023-12-29
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F30/327
摘要： 本发明提供了一种异或多数逻辑的逻辑函数分解方法、装置和电子设备，涉及数字逻辑电路的技术领域，包括：获取待分解布尔逻辑函数的逻辑网表和真值表；重复执行下述步骤，直至将函数分解为由基本逻辑门构成的有向无环图：判断目标逻辑节点的真值表是否与目标基本逻辑门的真值表相匹配；若是，则使用目标基本逻辑门替代目标逻辑节点；否则，判断目标逻辑节点支持集中输入变量数目是否小于或等于预设阈值；若是，则对目标逻辑节点进行精确综合处理；否则，基于不相交支持集分解条件和多数逻辑门分解条件选择不相交支持集分解法或者多数逻辑门分解法或者香农分解法对目标逻辑节点进行分解，并更新当前逻辑网表；该方法提升了逻辑函数的分解效率。
-
公开(公告)号：CN117436399A
公开(公告)日：2024-01-23
申请号：CN202311774480.2
申请日：2023-12-22
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F30/392 , G06F30/394
摘要： 本发明提供了一种电路原理图器件的自动布局方法、装置和电子设备，属于集成电路的技术领域，该电路原理图器件的自动布局方法中，先计算电路原理图器件的层次值，再通过大小网格两次迭代即可完成电路原理图器件的自动布局，效率高，耗时短，并且在具体分配网格的过程中，充分考虑了电路原理图器件之间的连接关系和未来可能的绕线走向，布局更加合理，最终图形化显示的效果更好，连接关系也会更加清晰。
-
公开(公告)号：CN117252147A
公开(公告)日：2023-12-19
申请号：CN202311507931.6
申请日：2023-11-14
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F30/396 , G06F30/398
摘要： 本申请提供了一种脊柱状时钟树综合方法及相关装置，涉及时钟树综合技术领域。首先获取脊柱状时钟树的脊柱走向、原始元件位置、设计规则约束以及定制化需求，接着读取脊柱状时钟树中每个原始元件的信号传输方向、类型以及连接关系，再依据每个原始元件的信号传输方向、类型以及连接关系确定待克隆逻辑元件，并将位于待克隆逻辑元件首层的混合逻辑元件及其子树作为一个单元，最后依据脊柱状时钟树的脊柱走向、原始元件位置、设计规则约束以及定制化需求对相应单元进行克隆，以实现时钟树综合。本申请提供的脊柱状时钟树综合方法及相关装置具有综合更加方便且更为灵活的优点。
-
公开(公告)号：CN117151018A
公开(公告)日：2023-12-01
申请号：CN202311385457.4
申请日：2023-10-25
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F30/392 , H03K19/20
摘要： 本申请提供了一种缓冲器和反相器的布局方法、装置和电子设备，其中，该方法包括：获取待优化驱动门对应的每个负载门的解，根据每个负载门的解，沿着预设解传播方向，依次确定多个待插入位置的解集，根据预设解传播方向上最后一个待插入位置的解集，确定待优化驱动门的解集，从待优化驱动门的解集中确定满足预设筛选条件的目标解，根据目标解以及多个待插入位置的解集，分别确定多个待插入位置的目标布局方案，以采用目标布局方案在多个待插入位置进行缓冲器或反相器或导线的布局。本方案通过在待插入位置进行缓冲器或者反相器或者导线的布局，进一步提高了电路延迟优化效果。
-
公开(公告)号：CN116909934A
公开(公告)日：2023-10-20
申请号：CN202311175691.4
申请日：2023-09-13
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F11/36
摘要： 本申请提供了电子自动化设计软件的命令测试方法、装置、设备及介质，命令测试方法包括：获取电子自动化设计软件的待测试命令的yaml代码信息；对待测试命令的yaml代码信息进行解析，确定出yaml代码信息之中待测试命令在实现不同功能下的多个分区，以及每个分区下的多个命令选项之间的逻辑关系；基于每个分区下多个命令选项之间的逻辑关系确定出每个分区下命令选项的正向测试用例以及反向测试用例；分别基于正向测试用例对相对应的命令选项进行正向测试，基于反向测试用例对相对应的命令选项进行反向测试，确定出待测试命令的测试结果。提高了命令测试的效率和准确度，从而可以更有效的保证数字后端工具功能的鲁棒性。
-
公开(公告)号：CN116822427A
公开(公告)日：2023-09-29
申请号：CN202310558899.8
申请日：2023-05-17
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F30/3315
摘要： 本发明提供一种基于时序分析方法、装置、电子设备及存储介质，涉及电子设计自动化技术领域。该方法包括：将目标集成电路图划分为多个子电路图，其中，每个子电路图中包括至少一个电路模块；根据多个子电路图中每两个子电路图之间的时序路径关系和/或数据路径关系，对多个子电路图的电路结构进行调整，得到多个目标子电路图；向多个从节点设备发送多个目标子电路图，以使每个从节点设备对接收到的目标子电路图进行静态时序分析，得到子静态时序分析结果；根据多个子静态时序分析结果，确定目标集成电路图的静态时序分析结果。提升了时序分析效率，针对每个子电路图可独立进行时序分析，减少了时序分析过程中的通信和数据传输，提升了系统性能。
-
公开(公告)号：CN115469909B
公开(公告)日：2023-06-20
申请号：CN202211417470.9
申请日：2022-11-14
申请人： 深圳鸿芯微纳技术有限公司
摘要： 本申请提供了一种指令更新方法、软件平台的工作方法、装置、设备和介质，所述方法包括：获取所述EDA（Electronic design automation，电子设计自动化）软件平台能够识别的自定义算法；所述EDA软件平台能够识别的自定义算法是基于所述EDA软件平台的开放接口生成的；基于开放接口将所述自定义算法加载至所述EDA软件平台，并生成所述自定义算法的自定义指令；所述开放接口是基于所述EDA软件平台的源代码生成的；根据所述自定义指令更新所述EDA软件平台的指令列表。
-
公开(公告)号：CN116185882A
公开(公告)日：2023-05-30
申请号：CN202310474454.1
申请日：2023-04-28
申请人： 深圳鸿芯微纳技术有限公司
IPC分类号： G06F11/36
摘要： 本申请提供一种软件调试方法、装置、设备及存储介质，涉及自动化测试技术领域。该方法包括：若接收到针对待测试软件的第一命令，则从所述待测试软件的多个调试块中确定所述第一命令对应的至少一个调试块；其中，所述调试块中包括所述待测试软件对应的部分代码；根据所述第一命令，分别调用各所述调试块中的目标回调函数，对各所述调试块进行调试，得到各所述调试块的调试结果。相对于现有技术，避免了调试和解决问题的难度大的问题。
-
-
-
-
-
-
-
-
-
搜索结果
79 条记录 (耗时 0.05 秒)
