-
公开(公告)号：CN112449695B
公开(公告)日：2024-10-01
申请号：CN202080002721.X
申请日：2020-10-12
申请人： 长江先进存储产业创新中心有限责任公司
发明人： 刘峻
摘要： 公开了向3D Xpoint芯片键合ASIC或FPGA芯片的SSD、方法和集成架构。将3D Xpoint存储单元引入到易失性存储器系统和非易失性存储器系统两者中以缩小电路面积。FPGA中的寄存器和片上存储器(BRAM)属于相应的控制逻辑单元，以进行对不必要的仲裁/高速缓存的消除。与周围逻辑单元的FPGA的逻辑单元连接是在重新编程/编程时间处确定的，而无需通过共享存储器进行通信。Xtacking技术将主控制ASIC和/或FPGA芯片键合至SSD以缩小电路面积。通过这种架构消除了SRAM高速缓存，从而缩小了电路面积和关键路径的连接距离，由此降低了延迟和功耗。通过这种集成架构显著提高了数据处理/访问速度和效率。这种键合技术还降低了布线距离、寄生RC影响，改善了系统集成，缩短了工艺制造周期，降低了PCB板比率，并且增大了电路设计工艺窗口。
-
公开(公告)号：CN111837188B
公开(公告)日：2024-09-24
申请号：CN202080001271.2
申请日：2020-06-04
申请人： 长江先进存储产业创新中心有限责任公司
发明人： 刘峻
摘要： 一种三维存储器架构，包括存储单元的顶部单元阵列、存储单元的底部单元阵列、耦合到该阵列的多个字线、以及耦合到字线并且可操作用于选择性地激活字线的多个字线解码器。多个字线解码器从底部单元阵列的第一边缘延伸并从底部单元阵列的第二边缘延伸，第二边缘与第一边缘相对，其中多个字线解码器包括字线解码器的第一部分和字线解码器的第二部分，其中字线解码器的第一部分相对于字线解码器的第二部分沿着平行于或基本平行于第一边缘和第二边缘的方向偏移。
-
公开(公告)号：CN113314408B
公开(公告)日：2024-08-20
申请号：CN202110440990.0
申请日：2021-04-23
申请人： 长江先进存储产业创新中心有限责任公司
IPC分类号： H01L21/308 , H10N70/00 , H10B63/10
摘要： 本发明实施例公开了一种硬掩膜叠层结构，用于自对准双重构图工艺，其特征在于，所述硬掩膜叠层结构包括：层叠设置的第一硬掩膜层和核心层；其中，所述第一硬掩膜层包括类金刚石碳层，所述核心层包括旋涂的含碳材料层。
-
公开(公告)号：CN114530174B
公开(公告)日：2024-08-09
申请号：CN202210073679.1
申请日：2022-01-21
申请人： 长江先进存储产业创新中心有限责任公司
发明人： 刘峻
IPC分类号： G11C11/401 , G11C11/4063 , G11C16/04 , G11C16/06 , G06F3/06
摘要： 本申请实施例提供一种存储器及存储系统，所述存储器包括：外围电路；存储区，位于所述外围电路的一侧；所述存储区包括多个存储阵列以及位于两个相邻的所述存储阵列之间的第一连接结构；其中，所述第一连接结构的两侧分别包括多个所述存储阵列；主导电线，从所述外围电路延伸至所述第一连接结构；所述主导电线的两端分别连接所述外围电路与所述第一连接结构；至少两条从导电线，分别连接所述第一连接结构，并在所述第一连接结构两侧的相互背离的方向延伸，连接对应的多个所述存储阵列。
-
公开(公告)号：CN118301943A
公开(公告)日：2024-07-05
申请号：CN202410320590.X
申请日：2024-03-20
申请人： 长江先进存储产业创新中心有限责任公司
IPC分类号： H10B63/10
摘要： 本公开实施例公开了一种相变存储器及其制造方法，该方法包括：提供多个彼此间隔的存储单元；存储单元至少包括沿第一方向自下而上堆叠的第一电极、第一功能元件、第二电极；通过区域选择性沉积工艺形成覆盖第一功能元件的侧壁的保护层；形成覆盖第一电极的侧壁、保护层的侧壁以及第二电极的侧壁的第一绝缘层；保护层可阻挡第一绝缘层与第一功能元件之间的扩散。
-
公开(公告)号：CN112599667B
公开(公告)日：2024-06-18
申请号：CN202011479690.5
申请日：2020-12-15
申请人： 长江先进存储产业创新中心有限责任公司
摘要： 本公开实施例公开了一种相变存储器及其制作方法。所述相变存储器包括：相变存储单元，包括：层叠设置的相变存储层和多个电极层；其中，所述相变存储层位于两个所述电极层之间；所述相变存储单元还包括：导电的粘接层，位于至少一个电极层和所述相变存储层之间，用于增大所述至少一个电极层与所述相变存储层之间的附着力。
-
公开(公告)号：CN112119462B
公开(公告)日：2024-06-14
申请号：CN202080002072.3
申请日：2020-08-19
申请人： 长江先进存储产业创新中心有限责任公司
发明人： 刘峻
摘要： 一种用于访问三维存储器的存储器单元的方法，三维存储器包括：多个底部单元块、多个顶部单元块、被耦合到底部单元块的多个底部单元位线、被耦合到顶部单元块的多个顶部单元位线以及被耦合到位于字线之下的底部单元块和位于字线之上的顶部单元块中的每一者的多个字线。该方法可以包括：通过使一个字线和底部单元位线中的一个位线偏置来一次一个单元地访问底部单元块的存储器单元，以及通过使一个字线和顶部单元位线中的一个位线偏置来一次一个单元地访问顶部单元块的存储器单元。
-
公开(公告)号：CN113345487B
公开(公告)日：2024-06-07
申请号：CN202110626284.5
申请日：2021-06-04
申请人： 长江先进存储产业创新中心有限责任公司
发明人： 刘峻
摘要： 本发明实施例提供了一种存储器、存储器系统及存储器的制造方法。其中，所述存储器包括：第一半导体结构，所述第一半导体结构至少包括外围电路；第二半导体结构，所述第二半导体结构至少包括堆叠设置的相变存储单元阵列和阵列访问电路；内插器，所述内插器至少包括电连接的第一内插触点和第二内插触点；其中，所述第一半导体结构通过所述第一内插触点附接到所述内插器上；所述第二半导体结构通过所述第二内插触点附接到所述内插器上。
-
公开(公告)号：CN112614866B
公开(公告)日：2024-05-31
申请号：CN202011501781.4
申请日：2020-12-17
申请人： 长江先进存储产业创新中心有限责任公司
IPC分类号： H10B63/10
摘要： 本公开提供了一种相变存储器的制造方法，包括：提供包括器件区域和对位区域的衬底；其中，衬底上形成有互连线和覆盖互连线的第一介质层；互连线，用于连接相变存储器的外围电路和地址线连接部；第一介质层包括位于器件区域中的第一部分和位于对位区域中的第二部分；对准对位区域中第一条互连线的位置，在所述第二部分中形成第一对位凹槽；第一对位凹槽的深度，小于所述第二部分的深度；形成覆盖第一介质层的存储器材料层；其中，位于对位区域中的部分存储器材料层共性地覆盖第一对位凹槽，并基于第一对位凹槽的形貌形成第一子凹槽；基于第一子凹槽，在对准对位区域中第二条互连线的位置，形成贯穿存储器材料层的第二对位凹槽。
-
公开(公告)号：CN113206099B
公开(公告)日：2024-05-28
申请号：CN202110492158.5
申请日：2021-05-06
申请人： 长江先进存储产业创新中心有限责任公司
发明人： 刘峻
摘要： 本发明提供了一种半导体器件，包括：依次层叠设置第一衬底、器件层以及第一键合层的外围电路芯片，器件层包括控制器以及多个驱动器，依次层叠设置第二键合层、存储阵列层以及第二衬底的存储阵列芯片，存储阵列层包括与每个驱动器对应的多个存储阵列，且存储阵列芯片通过第一键合层以及第二键合层电连接外围电路芯片，其中，控制器通过控制多个驱动器、并经由第一键合层以及第二键合层，而控制与多个驱动器相对应的多个存储阵列进行读写操作，且由于控制器与多个驱动器形成于同一芯片上，从而有效地通过提高控制器与多个驱动器之间的通信速度，而提高了多个存储阵列之间的通信速度，同时，降低了半导体器件的制造成本。
-
-
-
-
-
-
-
-
-
搜索结果
357 条记录 (耗时 0.058 秒)
