公开(公告)号：CN117116904A

公开(公告)日：2023-11-24

申请号：CN202310584022.6

申请日：2023-05-23

申请人： 三星电子株式会社

发明人： 朴庆训 ,  白寅焕 ,  白在馥 ,  韩智勋 ,  金承允 ,  金希锡 ,  朴炳在 ,  安钟善 ,  尹柱美

IPC分类号： H01L23/528 ,  H01L23/522 ,  H10B41/20 ,  H10B41/35 ,  H10B41/41 ,  H10B43/20 ,  H10B43/35 ,  H10B43/40 ,  G11C5/06

摘要： 本发明公开了一种半导体器件以及包括该半导体器件的数据存储系统，该半导体器件包括：第一半导体结构，包括第一基板、在第一基板上的电路器件、以及连接到电路器件的下互连结构；以及在第一半导体结构上的第二半导体结构。第二半导体结构可以包括：具有第一区和第二区的第二基板；延伸穿过第二基板的基板绝缘层；延伸穿过基板绝缘层的着陆焊盘；栅电极，每个栅电极在第二区上具有拥有暴露的上表面的栅极焊盘区；以及栅极接触插塞，延伸穿过至少一个栅电极的栅极焊盘区并延伸到着陆焊盘中。着陆焊盘可以包括被基板绝缘层的内侧表面围绕的焊盘部分以及从焊盘部分延伸到下互连结构的通路部分。

公开(公告)号：CN117641920A

公开(公告)日：2024-03-01

申请号：CN202310489265.1

申请日：2023-05-04

申请人： 三星电子株式会社

发明人： 金承允 ,  朴炳在 ,  沈载煌 ,  安钟善 ,  李宁浩

IPC分类号： H10B41/35 ,  H10B41/41 ,  H10B41/20 ,  H10B43/35 ,  H10B43/40 ,  H10B43/20 ,  G11C5/02 ,  G11C5/06

摘要： 一种三维半导体器件包括：源极结构，包括单元区和延伸区；栅极堆叠结构，设置在源极结构上，该栅极堆叠结构包括彼此交替地堆叠的绝缘图案和导电图案；绝缘结构，设置在栅极堆叠结构上，该绝缘结构包括多个绝缘层；存储沟道结构，穿透栅极堆叠结构，并电连接到单元区；分离结构，穿透栅极堆叠结构，并从单元区延伸到延伸区；以及穿透插塞，穿透栅极堆叠结构和延伸区，其中，穿透插塞包括：第一插塞部分，穿透栅极堆叠结构；以及第二插塞部分，在第一插塞部分上，其中，分离结构包括：第一分离部分，穿透栅极堆叠结构；以及第二分离部分，在第一分离部分上，并且其中，第一插塞部分的顶表面与第一分离部分的顶表面处于基本相同的高度处。