-
公开(公告)号：CN118866810A
公开(公告)日：2024-10-29
申请号：CN202310499834.0
申请日：2023-04-27
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/768 , H10B41/20 , H10B41/35 , H10B43/20 , H10B43/35
摘要： 本公开提供了一种半导体结构，包括：第一电介质层；半导体层；第二电介质层；贯穿硅接触结构，所述贯穿硅接触结构贯穿所述第一电介质层和所述半导体层，其中，所述贯穿硅接触结构的横截面具有非圆形的形状；以及外围接触结构，所述外围接触结构位于所述第二电介质层内，并且与所述贯穿硅接触结构耦合。
-
公开(公告)号：CN118866678A
公开(公告)日：2024-10-29
申请号：CN202310492210.6
申请日：2023-04-28
申请人： 中微半导体设备(上海)股份有限公司
IPC分类号： H01L21/311 , H10B43/20 , H10B41/20 , H01L21/02 , H01L21/033
摘要： 本发明公开了一种半导体结构及其形成方法，半导体结构的形成方法包括：提供一基底，所述基底包括堆叠层和位于所述堆叠层表面的掩膜层，所述掩膜层具有贯穿其厚度的掩膜开口结构，所述掩膜开口结构沿其深度方向包括第一掩膜开口和第二掩膜开口，所述第一掩膜开口的宽度小于第二掩膜开口的宽度，所述堆叠层包含与所述掩膜开口结构连通的凹陷；向所述基底通入第一气体：所述第一气体至少包括冲洗气体和钝化气体；所述冲洗气体用于冲洗所述第一掩膜开口的侧壁，以增大所述第一掩膜开口的宽度；所述钝化气体包括卤族元素，用于沉积在所述凹陷的侧壁，形成第一保护层。本发明的半导体结构的形成方法，能够兼顾颈缩尺寸扩大和凹陷侧壁保护。
-
公开(公告)号：CN112687697B
公开(公告)日：2024-10-25
申请号：CN201911020352.2
申请日：2019-10-25
申请人： 旺宏电子股份有限公司
摘要： 本发明公开了一种三维及式快闪存储器及其制造方法，该制造方法包括以下步骤。形成包括交替叠层的第一绝缘层与第一牺牲层的叠层结构。形成贯穿叠层结构且包括第二绝缘层与环绕其的第二牺牲层的第一柱结构。形成贯穿叠层结构且包括通道层与环绕其的绝缘柱的第二柱结构。第二牺牲层位于通道层的两侧。移除第一牺牲层以形成暴露出部分的第二绝缘层以及通道层的侧向开口。形成环绕暴露出的第二绝缘层以及通道层的栅介电层于侧向开口中。填入栅极层于侧向开口中。利用导体层置换第二牺牲层。
-
-
公开(公告)号：CN118829216A
公开(公告)日：2024-10-22
申请号：CN202410898765.5
申请日：2021-02-10
申请人： 爱思开海力士有限公司
发明人： 李南宰
摘要： 本申请公开了半导体存储器装置。所述半导体存储器装置包括：栅极层叠体；绝缘层，其与栅极层叠体交叠；第一源极层，其包括在栅极层叠体和绝缘层之间的水平部分以及从水平部分延伸以穿透绝缘层的突起；沟道层，其穿透栅极层叠体并且延伸到第一源极层的水平部分中；第一存储器图案，其介于沟道层和栅极层叠体之间；以及第二源极层，其设置在栅极层叠体与第一源极层之间并且与沟道层接触。
-
公开(公告)号：CN111435663B
公开(公告)日：2024-10-18
申请号：CN202010029757.9
申请日：2020-01-10
申请人： 三星电子株式会社
摘要： 公开了一种半导体器件包括：栅电极，在与衬底上表面垂直的第一方向上彼此间隔开，并且在与第一方向垂直的第二方向上延伸不同的长度。该器件还包括：第一沟道和第二沟道，穿透栅电极并在第一方向上延伸；水平部分，设置在栅电极的下部中，并且将第一沟道和第二沟道的下部彼此连接；以及源极线，设置在第二沟道的上部中并连接到第二沟道。栅电极包括存储器单元中包括的存储器单元电极、设置在存储器单元电极的下部中的第一接地选择电极、设置在存储器单元电极的上部中的第二接地选择电极、以及设置在存储器单元电极的上部中的串选择电极。
-
公开(公告)号：CN118742041A
公开(公告)日：2024-10-01
申请号：CN202411054913.1
申请日：2021-03-22
申请人： 长江存储科技有限责任公司
摘要： 公开了三维(3D)存储器件及其形成方法。在某些方面，一种3D存储器件包括：堆叠结构，其包括交错的导电层和电介质层；沟道结构，其延伸穿过所述堆叠结构；以及掺杂半导体层。沟道结构包括存储器膜和半导体沟道。半导体沟道包括掺杂部分和未掺杂部分。半导体沟道的掺杂部分的一部分在第一方向上延伸超过堆叠结构。掺杂半导体层的一部分与半导体沟道的掺杂部分的延伸超过堆叠结构的部分的侧壁接触。
-
公开(公告)号：CN118678681A
公开(公告)日：2024-09-20
申请号：CN202311331766.3
申请日：2023-10-13
申请人： 爱思开海力士有限公司
发明人： 金宰浩
摘要： 提供了存储器装置及存储器装置的制造方法。存储器装置包括：源极线；位于源极线上的虚设层叠结构；位于虚设层叠结构上的主层叠结构；以及在贯穿主层叠结构和虚设层叠结构的同时与源极线接触的源极接触件。虚设层叠结构包括：位于源极线上的第一材料层；以及位于第一材料层上的第二材料层、阻挡绝缘层和虚设导电层。主层叠结构包括交替地层叠在虚设层叠结构上的绝缘层和栅极导电层。
-
公开(公告)号：CN113517297B
公开(公告)日：2024-09-17
申请号：CN202110478013.X
申请日：2021-04-30
申请人： 台湾积体电路制造股份有限公司
摘要： 存储器单元包括：晶体管，包括沿字线延伸的存储器膜；沟道层，沿存储器膜延伸，其中，存储器膜位于沟道层和字线之间；源极线，沿存储器膜延伸，其中，存储器膜位于源极线和字线之间；第一接触层，位于源极线上，其中，第一接触层接触沟道层和存储器膜；位线，沿存储器膜延伸，其中，存储器膜位于位线和字线之间；第二接触层，位于位线上，其中，第二接触层接触沟道层和存储器膜；以及隔离区域，位于源极线和位线之间。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN112510051B
公开(公告)日：2024-09-06
申请号：CN202010093219.6
申请日：2020-02-14
申请人： 铠侠股份有限公司
发明人： 大岛康礼
摘要： 本发明的实施方式涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置具备：衬底；积层膜，包含交替设置于所述衬底上的多个第1绝缘层及多个电极层；及第2绝缘层，设置于所述积层膜上。所述装置还具备包含依次设置于所述积层膜及所述第2绝缘层内的第1绝缘膜、电荷储存层、第2绝缘膜、第1半导体层、及第3绝缘膜的多个柱状部。进而，夹在所述柱状部间的所述第2绝缘层的宽度在所述第2绝缘层的至少一部分比夹在所述柱状部间的所述积层膜的宽度更细。
-
-
-
-
-
-
-
-
-
搜索结果
686 条记录 (耗时 0.024 秒)
