半导体存储器装置
    2.
    发明授权

    公开(公告)号:CN110400805B

    公开(公告)日:2024-04-30

    申请号:CN201910227598.0

    申请日:2019-03-25

    IPC分类号: H10B41/27

    摘要: 提供了一种半导体存储器装置,所述半导体存储器装置包括:基底,具有单元阵列区域和接触区域;堆叠结构,包括位于基底的单元阵列区域和接触区域上的多个栅电极;多个单元垂直沟道结构,穿过堆叠结构在单元阵列区域上延伸;以及接触结构,在基底的顶表面上设置在堆叠结构旁边,并且沿着从单元阵列区域朝向接触区域延伸的线设置。接触结构的位于单元阵列区域上的高度与接触结构的位于接触区域上的高度不同。

    半导体存储器装置
    3.
    发明公开

    公开(公告)号:CN110400805A

    公开(公告)日:2019-11-01

    申请号:CN201910227598.0

    申请日:2019-03-25

    IPC分类号: H01L27/11556

    摘要: 提供了一种半导体存储器装置,所述半导体存储器装置包括:基底,具有单元阵列区域和接触区域;堆叠结构,包括位于基底的单元阵列区域和接触区域上的多个栅电极;多个单元垂直沟道结构,穿过堆叠结构在单元阵列区域上延伸;以及接触结构,在基底的顶表面上设置在堆叠结构旁边,并且沿着从单元阵列区域朝向接触区域延伸的线设置。接触结构的位于单元阵列区域上的高度与接触结构的位于接触区域上的高度不同。

    呈电路阵列结构供高速操作的半导体存储器

    公开(公告)号:CN1099119C

    公开(公告)日:2003-01-15

    申请号:CN96108291.7

    申请日:1996-06-29

    发明人: 柳济焕 李中和

    IPC分类号: G11C11/40

    CPC分类号: G11C7/10 G11C11/4096

    摘要: 一种半导体存储器,至少有四个存储单元阵列块,它们由存储单元、行和列解码器阵列构成,以分别控制阵列块内的字线和位线。该存储器包括:输入/输出线路;输入/输出装置,供控制和驱动数据的输入/输出;第一数据线路,供传输数据;第二数据线路,连接至少两个阵列块的第一数据线路来传输数据;数据读出放大器,供读出和放大数据;数据输出装置,用以将放大的数据输出给外引线架。本发明可以制取总面积和耗电量小的半导体存储器。

    呈电路阵列结构供高速操作的半导体存储器

    公开(公告)号:CN1147675A

    公开(公告)日:1997-04-16

    申请号:CN96108291.7

    申请日:1996-06-29

    发明人: 柳济焕 李中和

    IPC分类号: G11C11/40

    CPC分类号: G11C7/10 G11C11/4096

    摘要: 一种半导体存储器,至少有四个存储单元阵列块,它们由存储单元、行和列解码器阵列构成,以分别控制阵列块内的字线和位线。该存储器包括:输入/输出线路;输入/输出装置,供控制和驱动数据的输入/输出;第一数据线路,供传输数据;第二数据线路,连接至少两个阵列块的第一数据线路来传输数据;数据读出放大器,供读出和放大数据;数据输出装置,用以将放大的数据输出给外引线架。本发明可以制取总面积和耗电量小的半导体存储器。