公开(公告)号：CN108231773A

公开(公告)日：2018-06-29

申请号：CN201711223457.9

申请日：2017-11-29

申请人： 三星电子株式会社

发明人： 金真雅 ,  李善荣 ,  金容宽 ,  金志永 ,  赵昶贤

IPC分类号： H01L27/108

CPC分类号： H01L27/10885 ,  H01L22/26 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10888 ,  H01L27/10897 ,  H01L27/10805 ,  H01L27/10829 ,  H01L27/10882

摘要： 一种制造半导体器件的方法。单元区域和核心区域被限定在衬底中。设置在单元区域中的位线结构被提供。设置在核心区域中的栅极结构被提供，以及设置在栅极结构上的核心盖膜被提供。核心盖膜的高度大于位线结构的高度。第一接触膜在位线结构上被形成。第二接触膜在核心盖膜上被形成。掩模在第一接触膜上被形成。核心盖膜的上表面使用掩模被暴露。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度变得小于位线结构的高度。在蚀刻工艺中，对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。

公开(公告)号：CN108206208B

公开(公告)日：2023-09-12

申请号：CN201711363980.1

申请日：2017-12-18

申请人： 三星电子株式会社

发明人： 金真雅 ,  李善荣 ,  金志永 ,  赵昶贤

IPC分类号： H01L29/06 ,  H01L21/762

摘要： 提供了一种半导体器件。所提供的半导体器件可以具有增强的可靠性和操作特性。半导体器件包括：衬底；形成在衬底内的器件隔离膜；形成在衬底内的第一栅结构；凹陷，形成在第一栅结构的至少一侧并在衬底和器件隔离膜内，该凹陷包括上部分和下部分，其中凹陷的下部分形成在衬底内，凹陷的上部分跨过衬底和器件隔离膜形成；埋入接触，填充该凹陷；以及信息存储器，电连接到埋入接触。

公开(公告)号：CN108231773B

公开(公告)日：2023-06-27

申请号：CN201711223457.9

申请日：2017-11-29

申请人： 三星电子株式会社

发明人： 金真雅 ,  李善荣 ,  金容宽 ,  金志永 ,  赵昶贤

IPC分类号： H10B12/00

摘要： 一种制造半导体器件的方法。单元区域和核心区域被限定在衬底中。设置在单元区域中的位线结构被提供。设置在核心区域中的栅极结构被提供，以及设置在栅极结构上的核心盖膜被提供。核心盖膜的高度大于位线结构的高度。第一接触膜在位线结构上被形成。第二接触膜在核心盖膜上被形成。掩模在第一接触膜上被形成。核心盖膜的上表面使用掩模被暴露。第一接触膜使用蚀刻工艺被蚀刻直到第一接触膜的高度变得小于位线结构的高度。在蚀刻工艺中，对于第一接触膜的蚀刻速率大于对于位线结构和核心盖膜的蚀刻速率。

公开(公告)号：CN108206208A

公开(公告)日：2018-06-26

申请号：CN201711363980.1

申请日：2017-12-18

申请人： 三星电子株式会社

发明人： 金真雅 ,  李善荣 ,  金志永 ,  赵昶贤

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L27/10829 ,  H01L21/76224 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/1087 ,  H01L27/10876 ,  H01L29/4236 ,  H01L29/0642

摘要： 提供了一种半导体器件。所提供的半导体器件可以具有增强的可靠性和操作特性。半导体器件包括：衬底；形成在衬底内的器件隔离膜；形成在衬底内的第一栅结构；凹陷，形成在第一栅结构的至少一侧并在衬底和器件隔离膜内，该凹陷包括上部分和下部分，其中凹陷的下部分形成在衬底内，凹陷的上部分跨过衬底和器件隔离膜形成；埋入接触，填充该凹陷；以及信息存储器，电连接到埋入接触。