包括背面配线的集成电路及其设计方法

    公开(公告)号:CN118366990A

    公开(公告)日:2024-07-19

    申请号:CN202311743963.6

    申请日:2023-12-18

    摘要: 一种集成电路可以包括:栅电极,包括在第一方向上间隔开的第一栅电极和第二栅电极、以及在第一方向上间隔开的第三栅电极和第四栅电极。第二栅电极和第三栅电极接收第一控制信号,并且第一栅电极和第四栅电极接收第二控制信号。该集成电路还包括在第一栅电极和第二栅电极之间的第一漏区、以及在第三栅电极和第四栅电极之间的第二漏区,其中,第一漏区和第二漏区彼此电连接。该集成电路包括连接到第一漏区和第二漏区以及第一栅电极至第四栅电极中的至少一个的正面配线层、以及连接到第一漏区和第二漏区以及第一栅电极至第四栅电极中的至少另一个的背面配线层。

    集成电路、设计集成电路的计算系统和计算机实现方法

    公开(公告)号:CN118099158A

    公开(公告)日:2024-05-28

    申请号:CN202410099459.5

    申请日:2017-10-13

    IPC分类号: H01L27/02 H01L21/70

    摘要: 一种集成电路包括:下层,包括在第一方向上延伸的第一下部图案和第二下部图案;布置在第一下部图案上的第一通孔和布置在第二下部图案上的第二通孔;布置在第一通孔上的第一上部图案;以及布置在第二通孔上的第二上部图案,其中第一颜色被分配给第一上部图案,第二颜色被分配给第二上部图案,第一上部图案和第二上部图案在第二方向上彼此邻近,并且第一通孔布置在第一下部图案的第一边缘区域中,第一边缘区域与第一下部图案的第二边缘区域相比离第二下部图案更远,第二边缘区域与第一边缘区域相对。

    其中具有异构器件的集成电路及其设计方法

    公开(公告)号:CN116741776A

    公开(公告)日:2023-09-12

    申请号:CN202310175340.7

    申请日:2023-02-28

    发明人: 都桢湖

    摘要: 提供了其中具有异构器件的集成电路及其设计方法。一种集成电路包括:(i)第一晶体管,所述第一晶体管具有在第一方向上延伸的第一栅极、第一漏极和在垂直于所述第一方向的第二方向上与所述第一漏极分开的第一源极;(ii)第二晶体管,所述第二晶体管具有在所述第一方向和所述第二方向中的一个方向上延伸的第二栅极、第二漏极和在垂直于所述第一方向和所述第二方向的第三方向上与所述第二漏极分开的第二源极;以及(iii)第一连接结构,所述第一连接结构将所述第一晶体管与所述第二晶体管电连接,并且包括在所述第一晶体管与所述第二晶体管之间沿所述第一方向延伸的图案。

    具有接触跨接线的集成电路
    5.
    发明公开

    公开(公告)号:CN115954340A

    公开(公告)日:2023-04-11

    申请号:CN202310100341.5

    申请日:2018-02-08

    IPC分类号: H01L23/528 H01L27/02

    摘要: 公开了一种集成电路。该集成电路包括沿第一方向延伸的第一有源区和第二有源区,沿基本上垂直于第一方向的第二方向延伸并且跨过第一有源区和第二有源区的第一栅极线以及包括在第一有源区上方与第一栅极线交叉的第一导电图案和在第一栅极线上方沿第二方向延伸并连接到第一导电图案的第二导电图案的第一接触跨接线。

    具有垂直晶体管的集成电路

    公开(公告)号:CN108231760B

    公开(公告)日:2022-05-03

    申请号:CN201711337186.X

    申请日:2017-12-14

    IPC分类号: H01L27/02

    摘要: 本公开涉及具有垂直晶体管的集成电路。一种具有垂直晶体管的集成电路包括在第一方向上延伸并彼此平行地顺序排列的第一栅线至第四栅线、在第一栅线至第三栅线之上并与第二栅线绝缘的第一顶有源区、以及第二顶有源区。第一顶有源区分别与第一栅线和第三栅线形成第一晶体管和第三晶体管。第二顶有源区在第二栅线至第四栅线之上并与第三栅线绝缘。第二顶有源区分别与第二栅线和第四栅线形成第二晶体管和第四晶体管。

    半导体装置
    8.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114373751A

    公开(公告)日:2022-04-19

    申请号:CN202111199156.3

    申请日:2021-10-14

    发明人: 都桢湖 白尚训

    IPC分类号: H01L27/092

    摘要: 提供了一种半导体装置。该半导体装置包括:衬底,其包括第一虚设区域和与第一虚设区域间隔开的第二虚设区域;器件隔离层,其填充第一虚设区域与第二虚设区域之间的沟槽;第一虚设电极,其设置在第一虚设区域上;第二虚设电极,其设置在第二虚设区域上;电力线,其从第一虚设区域延伸到第二虚设区域,电力线包括设置在器件隔离层上的扩展部分,扩展部分的宽度大于电力线的剩余部分的线宽;电力输送网络,其设置在衬底的底表面上;以及通孔,其延伸穿过衬底和器件隔离层,并且将电力输送网络电连接到扩展部分。通孔和扩展部分竖直重叠。

    集成电路和集成电路组
    9.
    发明公开

    公开(公告)号:CN113192951A

    公开(公告)日:2021-07-30

    申请号:CN202110478287.9

    申请日:2016-07-29

    摘要: 提供集成电路和集成电路组。该集成电路包括:基底;第一和第二有源区;第一和第二电源线;多个栅极图案,平行第一方向延伸并沿第二方向彼此间隔开;第一接触件,在有源区内和栅极图案上;连接下金属线和上金属线的过孔;多个鳍,沿第二方向延伸并形成在有源区上;源区/漏区,在有源区中和栅极图案两侧处;第二接触件,连接到源区/漏区。栅极图案在鳍上沿第一方向跨过鳍彼此平行延伸。第一接触件在第一层中,下金属线在第二层中,上金属线在第三层中。第一接触件将栅极图案电连接至下金属线。第一接触件包括接触栅极图案的第一部和接触下金属线的第二部。第一和第二有源区包括PMOSFET和NMOSFET区。

    垂直场效应晶体管器件和半导体单元结构

    公开(公告)号:CN112652662A

    公开(公告)日:2021-04-13

    申请号:CN202011078081.9

    申请日:2020-10-10

    发明人: 都桢湖 全辉璨

    摘要: 本公开提供一种垂直场效应晶体管(VFET)器件和半导体单元结构,该VFET器件包括:鳍结构,从衬底突出并在平面图中具有H形;栅极,包括形成在鳍结构的侧壁上的鳍侧壁部分以及从鳍侧壁部分延伸并填充鳍结构的下半部内部的空间的场栅极部分;栅极接触,在鳍结构的下半部内部的位置落着在场栅极部分上;底部外延层,包括底部源极/漏极(S/D)区域并形成在鳍结构下面;电源接触,落着在底部外延层上并配置为接收电源信号;形成在鳍结构之上的顶部S/D区域;以及落着在顶部S/D区域上的顶部S/D接触。