半导体装置及其制造方法

    公开(公告)号:CN111668197B

    公开(公告)日:2023-09-19

    申请号:CN202010128803.0

    申请日:2020-02-28

    发明人: 益本宽之

    IPC分类号: H01L25/07 H01L21/56 H01L23/31

    摘要: 得到能够提高产品的可靠性的半导体装置及其制造方法。壳体(10)收容半导体芯片(6、7)。在半导体芯片(6、7)键合有导线(14~16)。在半导体芯片(6、7)及导线(14~16)的上方具有凹部(20a)的盖(20)固定于壳体(10)的内部。封装树脂(21)被灌封于壳体(10)的内部,将半导体芯片(6、7)、导线(14~16)及盖(20)封装。在凹部(20a)的内部设置有空腔(22)而不填充封装树脂(21)。

    半导体装置
    2.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114334883A

    公开(公告)日:2022-04-12

    申请号:CN202111121122.2

    申请日:2021-09-24

    摘要: 目的在于提供能够实现半导体装置的小型化的技术。半导体装置具有:绝缘基板;第1半导体元件,其与绝缘基板连接;导电部件,其配置于绝缘基板之上,包含在俯视观察时相对于第1半导体元件而彼此位于相反侧的第1相对部分以及第2相对部分;第1导线,其连接于第1半导体元件之上以及第1相对部分之上;以及第2导线,其连接于第1半导体元件之上以及第2相对部分之上,在俯视观察时相对于第1导线与第1半导体元件之间的连接点而位于与第1导线相反侧。

    半导体装置及其制造方法
    3.
    发明公开

    公开(公告)号:CN111668197A

    公开(公告)日:2020-09-15

    申请号:CN202010128803.0

    申请日:2020-02-28

    发明人: 益本宽之

    IPC分类号: H01L25/07 H01L21/56 H01L23/31

    摘要: 得到能够提高产品的可靠性的半导体装置及其制造方法。壳体(10)收容半导体芯片(6、7)。在半导体芯片(6、7)键合有导线(14~16)。在半导体芯片(6、7)及导线(14~16)的上方具有凹部(20a)的盖(20)固定于壳体(10)的内部。封装树脂(21)被灌封于壳体(10)的内部,将半导体芯片(6、7)、导线(14~16)及盖(20)封装。在凹部(20a)的内部设置有空腔(22)而不填充封装树脂(21)。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN111816633B

    公开(公告)日:2024-06-11

    申请号:CN202010264074.1

    申请日:2020-04-07

    发明人: 益本宽之

    摘要: 目的在于提供如下技术,即,针对半导体装置,能够在不损害可靠性的情况下实现小型化。半导体装置具有:绝缘基板(5),其具有电路图案(8);多个半导体芯片(10、11),它们搭载于电路图案(8)之上;导线(14),其将多个半导体芯片(10、11)之间、及半导体芯片(10、11)和电路图案(8)之间分别进行连接;以及作为导体的导电材料(15),其与导线(14)形成为一体。

    半导体装置以及电力变换装置
    6.
    发明公开

    公开(公告)号:CN116344522A

    公开(公告)日:2023-06-27

    申请号:CN202211624496.0

    申请日:2022-12-16

    发明人: 益本宽之

    摘要: 涉及半导体装置及电力变换装置。目的在于提供能够兼顾半导体装置的小型化和配线电感的降低化的技术。半导体装置具有:绝缘层(1);导体箔(2);电路图案(3);多个半导体元件(4、5);配线板(6),其使从外部输入的电流流至电路图案(3);以及配线板(7),其将多个半导体元件(4、5)连接,供经由电路图案(3)流过多个半导体元件(4、5)的电流流动。多个半导体元件(4、5)沿配线板(7)的延伸方向配置,在从配线板(6)经由电路图案(3)和多个半导体元件(4、5)而通过配线板(7)的电流路径中,通过在下游侧配置的半导体元件(5)的电流路径的电阻小于通过在上游侧配置的半导体元件(4)的电流路径的电阻。

    半导体装置
    7.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN115692366A

    公开(公告)日:2023-02-03

    申请号:CN202210867819.2

    申请日:2022-07-21

    发明人: 益本宽之

    摘要: 目的在于提供能够提高半导体装置的可靠性的技术。半导体装置具有绝缘层,该绝缘层具有第1面和与第1面相反侧的第2面。半导体装置具有位于第1面侧的大于或等于1个半导体元件。半导体装置具有第1金属烧结体和第2金属烧结体。第1金属烧结体与绝缘层的第1面及半导体元件接触,将绝缘层与半导体元件接合。第2金属烧结体与绝缘层的第2面接触。

    半导体装置用的框体的制造方法
    8.
    发明公开

    公开(公告)号:CN114434729A

    公开(公告)日:2022-05-06

    申请号:CN202111240502.8

    申请日:2021-10-25

    发明人: 益本宽之

    IPC分类号: B29C45/14 B29C45/26 H01L21/48

    摘要: 提供与对框体所具有的端子进行配置的自由度高的嵌入成形有关的技术。半导体装置用的框体的制造方法是对框体进行制造的方法,该框体具有框和与框一起嵌入成形的多个端子,该框体与半导体元件一起设置于半导体装置。端子具有第1部分和作为与半导体元件的连接对象的第2部分。该方法具有以下工序:第1工序,向设置有成为供第1部分插入的对象的多个孔的下模,配置具有将至少一个孔覆盖的第3部分的嵌块;第2工序,针对配置有嵌块的下模,向未被第3部分覆盖的孔插入第1部分,配置端子;第3工序,向配置有嵌块以及端子的下模配置上模;以及第4工序,在第3工序之后被执行,使用下模和上模进行树脂成形而得到框体。

    半导体模块
    9.
    发明公开

    公开(公告)号:CN113161296A

    公开(公告)日:2021-07-23

    申请号:CN202011621177.5

    申请日:2020-12-31

    发明人: 益本宽之

    IPC分类号: H01L23/04 H01L23/31

    摘要: 本发明得到一种能够提高耐湿性的半导体模块。在壳体(7)的内部设置有半导体芯片(5)。封装材料(10)被注入至壳体(7)的内部,对半导体芯片(5)进行封装。以与封装材料(10)的上表面接触的方式在壳体(7)的内部设置有盖(11)。在盖(11)的端部的上表面侧设置有锥部(12)。在盖(11)的端部的侧面与壳体(7)的内侧面之间设置有间隙(13)。封装材料(10)从间隙(13)爬升至锥部(12)。

    半导体装置及半导体模块
    10.
    发明公开

    公开(公告)号:CN113140531A

    公开(公告)日:2021-07-20

    申请号:CN202110034738.X

    申请日:2021-01-12

    发明人: 益本宽之

    IPC分类号: H01L23/40 H01L23/367

    摘要: 本发明涉及半导体装置及半导体模块。本发明的目的在于提供通过改善与散热部件的接触性而提高散热性的半导体装置。半导体装置包含基座板、半导体芯片、壳体、散热部件以及多个安装部。半导体芯片被保持于基座板的表面侧。壳体以将半导体芯片收容于内侧的方式设置于基座板的表面。散热部件设置于基座板的背面,能够与用于对半导体芯片进行冷却的散热器接触。多个安装部具有将壳体安装于散热器的功能。在俯视观察时构成将多个安装部的位置连接而确定的形状的多条边中的长边的延伸方向上的散热部件的端部位于构成该长边的2个安装部之间。