ADC失调电压和电荷注入消除技术
    2.
    发明公开

    公开(公告)号:CN113131932A

    公开(公告)日:2021-07-16

    申请号:CN201911391768.5

    申请日:2019-12-30

    IPC分类号: H03M1/06

    摘要: 本发明提供了一种新型全差分多阶增益ADC失调电压和电荷注入消除技术,以提高增益ADC的分辨精度和减小量化误差。其中所述失调电压和电荷注入消除电路,包括多阶增量ADC开关电容积分电路,此外还包括用于控制积分时序的两相不交叠时钟电路,其输出时钟给开关电容积分电路,控制积分模块的时序;此外还包括逻辑控制模块,用于控制整体电路的工作时序以及产生消除失调电压和电荷注入的特定时序;此外还包括低输入失调的全差分量化器,用于量化积分电压,并控制积分输入电压的选择;此外还包括数字滤波器,对量化器输出进行量化,产生对应的二进制输出;此外还包括模拟地产生电路,用来给全差分运放提供输出共模电位。

    一种VDMOS晶体管结构及其制作方法

    公开(公告)号:CN105097921A

    公开(公告)日:2015-11-25

    申请号:CN201410216631.7

    申请日:2014-05-22

    摘要: 本发明公开了SOI功率VDMOS场效应晶体管结构及其制造方法,所述VDMOS器件包括SOI衬底和外延层;位于外延层上方的栅极,所述栅极包括栅氧化层和多晶硅层;位于外延层内的阱区,以及位于阱区内的源区;位于所述栅极下方、外延层内的离子掺杂区;位于器件表面的绝缘应变层;位于绝缘应变层之上的层间介质,以及金属通孔。本发明中,通过所述离子掺杂区以增加栅极氧化层相对的外延层内耗尽层的宽度,降低所述栅极多晶硅层和所述漏极金属层间的电容值,提高VDMOS的开关速度;通过在器件表面覆盖一层绝缘应变层,由于该绝缘应变层与半导体材料的晶格不匹配,将在半导体表面引入应力,进而改变半导体表面的晶格常数,使得载流子迁移率增加,导通电阻降低。

    原边控制恒流实现电路
    5.
    发明公开

    公开(公告)号:CN113133159A

    公开(公告)日:2021-07-16

    申请号:CN201911390970.6

    申请日:2019-12-30

    IPC分类号: H05B47/10

    摘要: 本发明提供了一种适用于发光二极管(LED)驱动的原边控制恒流实现电路,以消除传统恒流实现电路中的光藕和分离运算放大器。对于工作于不连续模式的芯片来说,原边控制技术直接在变压器的辅助绕组采样输出电压,用电路采样输出端续流二极管放电的时间和芯片的工作周期,通过设定这两个时间的比值为常数以实现恒流。其中所述原边控制电路包括:电流基准产生模块,电流镜模块,采集输出二极管放电时间的模块,采集芯片工作周期的模块和比较器模块。电流基准产生模块产生电流基准,电流镜模块镜像不同的电流对两个电容充电,这两个电容分别采集续流二级管放电时间和工作周期,当两个电容的电压相等的时候打开功率开关管以实现恒流。

    电阻测试结构及方法
    10.
    发明公开

    公开(公告)号:CN113125853A

    公开(公告)日:2021-07-16

    申请号:CN201911386695.0

    申请日:2019-12-30

    IPC分类号: G01R27/02

    摘要: 本发明提出了通孔电阻测试结构及方法,以提高通孔电阻的测试精确度。该测试结构包括至少两个子测试结构,所述子测试结构是一条通孔链,包含有多个通孔单元及连接通孔单元的互连线,相邻两个通孔单元由互连线相连,所述同一个子测试结构中的通孔单元包含的通孔数相同,所述互连线由分别位于相邻两金属层上的互连线组成,且上下两层互连线在通孔连接处有重叠区域,所述各子测试结构在通孔单元的通孔数彼此不相同,所述各子测试结构的互连线部分完全相同。