公开(公告)号：CN112234096B

公开(公告)日：2024-05-28

申请号：CN202011164347.1

申请日：2020-10-27

申请人： 上海华虹宏力半导体制造有限公司

发明人： 王旭峰 ,  于涛 ,  李冰寒

IPC分类号： H01L29/423 ,  H10B41/30

摘要： 本发明提供一种分栅快闪存储器及其制备方法。所述分栅快闪存储器包括：衬底，所述衬底上形成有浮栅层。控制栅结构，所述控制栅结构包括第一L型部分和第二L型部分，第一L型部分和第二L型部分相对且间隔覆盖于浮栅上；且在控制栅结构的顶表面上覆盖有金属硅化层。设置在控制栅结构和浮栅层两侧的字线栅。以及，擦除栅，所述擦除栅贯穿控制栅结构和浮栅层。其中，第一L型部分和第二L型部分设置于擦除栅两侧。因此，本发明通过设置控制栅结构，不仅提高编程效率，还在擦除时，通过对控制栅结构施加一定的负电压，以降低擦除栅的电压，便于电路设计。且通过金属硅化层直接将控制栅结构接出，以降低器件中电阻电容的传输延迟，进而提高器件性能。

公开(公告)号：CN112185973B

公开(公告)日：2024-05-24

申请号：CN202011164339.7

申请日：2020-10-27

申请人： 上海华虹宏力半导体制造有限公司

发明人： 于涛

IPC分类号： H10B41/30 ,  H01L29/423

摘要： 本发明提供一种存储器、存储器的制造方法以及操作方法，所述存储器包括，形成在半导体衬底上的第一浮栅结构、第二浮栅结构和擦除栅，所述擦除栅位于所述第一浮栅结构和所述第二浮栅结构之间；形成在所述半导体衬底上的第一氧化层和第二氧化层。通过在第一浮栅结构和第二浮栅结构之间形成所述擦除栅，在对所述存储器进行擦除操作时，可以在所述擦除栅上施加擦除电压，在第一字线和第二字线上施加零电压，由此，在对存储器进行擦除操作时，可以使电子自所述第一浮栅结构流向所述擦除栅或者自所述第二浮栅结构流向所述擦除栅，从而可以减少第一氧化层和第二氧化层的电场强度，进而提高存储器的耐久性。

公开(公告)号：CN118055617A

公开(公告)日：2024-05-17

申请号：CN202410070704.X

申请日：2024-01-17

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 孙闯 ,  于涛

IPC分类号： H10B41/35 ,  H01L21/28

摘要： 本发明提供一种降低控制栅电阻的结构，包括衬底，衬底包含存储区和外围逻辑区，衬底中形成有多个浅沟槽隔离结构，衬底上形成有存储单元结构，存储单元结构包括叠层；在叠层的侧壁形成的第三侧墙结构，第三侧墙结构的顶端低于控制栅的上表面，使得部分控制栅裸露；源、漏区；在裸露的控制栅和源、漏区上形成的金属硅化物。本发明在金属硅化物时会使控制栅也形成金属硅化物，提高电导率，降低器件的电容电阻延迟；同时控制栅电阻的降低也有利于flash cell(闪存存储单元)版图的设计。

公开(公告)号：CN112750790B

公开(公告)日：2023-11-21

申请号：CN202110093752.7

申请日：2021-01-22

申请人： 上海华虹宏力半导体制造有限公司

发明人： 于涛

IPC分类号： H10B41/00 ,  H01L21/762 ,  H01L21/28

公开(公告)号：CN117082860A

公开(公告)日：2023-11-17

申请号：CN202311078448.0

申请日：2023-08-25

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 张高明 ,  于涛

IPC分类号： H10B41/30 ,  H01L21/28 ,  H01L29/423

摘要： 本申请提供一种分栅闪存器件及其制备方法，其中分栅闪存器件包括：衬底，衬底上依次形成有栅氧化层、浮栅层、介质层和擦除栅层、开口、第一侧墙、第二侧墙、源区、第三侧墙、源线多晶硅、第四侧墙、第五侧墙、字线多晶硅。本申请通过将堆叠的介质层和擦除栅层设置在远离浮栅层两侧边缘的内部区域上，与浮栅层两侧边缘保持一定的间距，可以在保持器件存储单元尺寸/面积不变甚至进一步缩小的情况下，擦除栅层和字线多晶硅之间形成较厚的第四侧墙，避免了擦除承受高压过程中，字线和擦除栅之间的击穿，同时提高了器件的集成度。

公开(公告)号：CN112086460B

公开(公告)日：2023-08-08

申请号：CN202011157488.0

申请日：2020-10-26

申请人： 上海华虹宏力半导体制造有限公司

发明人： 于涛

IPC分类号： H10B41/30 ,  H01L29/423 ,  H01L29/40

摘要： 一种快闪存储器及形成方法，快闪存储器包括：衬底，所述衬底包括源线浮栅区和若干个字线位线区，所述源线浮栅区位于相邻的字线位线区之间，且所述源线浮栅区与字线位线区邻接；位于源线浮栅区内的第一源掺杂区；位于第一源掺杂区内和源线浮栅区内的第二源掺杂区，所述第二源掺杂区的离子浓度大于所述第一源掺杂区的离子浓度，且所述第二源掺杂区的深度大于所述第一源掺杂区的深度；位于源线浮栅区上的浮栅结构，所述浮栅结构位于部分第一源掺杂区上；位于源线浮栅区上的擦除栅结构，所述擦除栅结构位于第二源掺杂区上。所述快闪存储器的性能得到提升。

公开(公告)号：CN115411041A

公开(公告)日：2022-11-29

申请号：CN202210433796.4

申请日：2022-04-24

申请人： 上海华虹宏力半导体制造有限公司

发明人： 王旭峰 ,  于涛 ,  李冰寒

IPC分类号： H01L27/11521 ,  H01L27/11548 ,  H01L29/423 ,  H01L21/28

摘要： 本发明提供了一种分栅快闪存储单元及其制备方法，包括：衬底；第一分栅结构和第二分栅结构，位于所述衬底上，且均包括由下至上排列的浮栅及擦除栅，所述擦除栅覆盖所述浮栅的部分顶面；源线层，位于所述第一分栅结构和所述第二分栅结构之间的所述衬底上；源区，位于所述源线层下方的衬底内，且与所述源线层电性连接；本发明能够降低源极接触电阻、简化互连工艺且简化制备工艺。

公开(公告)号：CN115117071A

公开(公告)日：2022-09-27

申请号：CN202210784939.6

申请日：2022-06-29

申请人： 上海华虹宏力半导体制造有限公司

发明人： 张利 ,  于涛 ,  李冰寒

IPC分类号： H01L27/11521 ,  H01L21/336

摘要： 本发明提供了一种分栅式闪存的制造方法，包括：提供衬底，所述衬底上形成有硬掩膜层，所述硬掩膜层上形成有开口；在所述开口的侧壁形成第一侧墙，在所述开口的底角处形成相互分离的两个浮栅；在两个所述浮栅之间形成擦除栅；以及，去除所述硬掩膜层，并在所述第一侧墙的远离所述浮栅一侧的侧壁上形成字线。本发明将第一侧墙的制备步骤调整至开口的形成之后，即，先形成开口，再在所述开口的侧壁上形成第一侧墙，可通过控制开口的侧壁的垂直度从而控制第一侧墙的侧壁的垂直度，无需再在第一侧壁的侧墙上形成额外的氮化层，有利于确保所述第一侧墙覆盖所述开口一侧的侧壁平直且底角处无拖尾现象，从而减少或避免了字线的实际长度减小。

公开(公告)号：CN110164865B

公开(公告)日：2021-06-18

申请号：CN201910435327.4

申请日：2019-05-23

申请人： 上海华虹宏力半导体制造有限公司

发明人： 于涛

IPC分类号： H01L27/11531

摘要： 本发明公开了一种嵌入式闪存的制作方法，包括：通过在逻辑区形成低压器件和高压器件之前，将位于源线引出区的源线引出处通过在存储区形成字线的刻蚀步骤中暴露出来，并在形成高压器件和/或低压器件的栅极时，利用第一栅氧层的保护层，将源线引出处上方的擦除栅结构上的第一栅氧层也一并去除，后续生成第二栅氧层后，利用第一栅氧层与第二栅氧层的厚度差，去除第二栅氧层并把剩余第一栅氧层作为硬掩膜，去除源线上方的部分擦除栅结构，并在字线栅刻蚀时去除剩余的擦除栅结构，然后形成导电插栓将源线引出，因此节省了额外引出源线的光刻步骤以及光罩，由此实现了降低制备所述嵌入式闪存的制造成本，降低其制造工艺的复杂度的目的。

公开(公告)号：CN112908856A

公开(公告)日：2021-06-04

申请号：CN202110258184.1

申请日：2021-03-09

申请人： 上海华虹宏力半导体制造有限公司

发明人： 王旭峰 ,  于涛

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L27/11524

摘要： 本发明提供了一种闪存器件的制备方法，包括提供衬底，在所述衬底上依次形成第一介质层、浮栅层及第二介质层；依次刻蚀所述第二介质层及浮栅层以形成开口，所述开口显露出所述第一介质层，刻蚀完成后所述浮栅层形成浮栅尖端；在所述开口的侧壁上形成侧墙；在所述开口中填充擦除栅层；对所述擦除栅层进行退火工艺，且所述退火工艺的工艺气体为氮气。本发明避免浮栅尖端产生钝化，以提高闪存器件的擦除速率。