-
公开(公告)号：CN109103168B
公开(公告)日：2020-07-31
申请号：CN201810882447.4
申请日：2018-08-06
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供金属连线之间形成真空气隙的方法和金属连线结构，该方法包括提供金属层；在金属层形成金属连线和间隔区；依次沉积第一介质层和牺牲层，使牺牲层的下端面高于金属连线的下端面；回刻牺牲层，使牺牲层的上端面低于金属连线的上端面，以形成规格相同的牺牲物；沉积第二介质层并刻蚀释放孔并暴露出牺牲物；在释放孔内通入有与牺牲物发生气化反应的气体，抽离牺牲物与气体生成的气化物，使被抽离的牺牲物所在区域空间形成未封闭的真空气隙；至少覆盖释放孔，以对释放孔进行密封封堵，以形成封闭的真空气隙。本发明能够形成规格统一的真空气隙，降低金属连线之间的寄生电容，减小真空气隙的规格不统一对半导体器件电学性能的稳定性的影响。
-
公开(公告)号：CN106898458B
公开(公告)日：2018-08-10
申请号：CN201710185978.3
申请日：2017-03-24
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 刘玮荪
Abstract: 一种电感器及其形成方法，电感器包括：基底，所述基底上具有介电层；呈条形状的铁磁芯，位于所述介电层内；呈螺线管状的金属层，位于所述介电层内，所述金属层沿所述铁磁芯的延伸方向环绕所述铁磁芯，且所述金属层和所述铁磁芯之间具有所述介电层。本发明所述电感器包括呈条形状的铁磁芯、以及呈螺线管状的金属层，所述金属层沿所述铁磁芯的延伸方向环绕所述铁磁芯；在所述铁磁芯的作用下，使得电感器的导磁率得到提高，且将所述电感器的磁场集中于中心处，从而提高电感器的电感，进而提高电感器的品质因子，提高电感器的效率。
-
公开(公告)号：CN107731727A
公开(公告)日：2018-02-23
申请号：CN201710885045.5
申请日：2017-09-26
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/683 , H01L21/3105
CPC classification number: H01L21/6836 , H01L21/31058 , H01L2221/68327
Abstract: 本发明提供了一种晶圆的加工方法，包括在晶圆的第一表面采用酯类材料形成调整层，所述调整层表面的平整度较所述第一表面的平整度高；对所述晶圆的第二表面进行平坦化；然后再去除所述第一表面的调整层。酯类材料可以在常温下为固体，采用酯类材料可以很容易的形成平整度较所述第一表面高的调整层，以使所述第一表面受力均匀，酯类的熔点和沸点比较低，一般难溶于水，能溶于各种有机溶剂，对所述晶圆的第二表面进行平坦化后，可以很容易的去除调整层，既避免了晶圆在平坦化的过程中因受力不均而产生裂纹，又不会对晶圆造成影响。
-
公开(公告)号：CN107055456A
公开(公告)日：2017-08-18
申请号：CN201710241902.8
申请日：2017-04-14
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 刘玮荪
CPC classification number: B81B7/0035 , B81B7/0067 , B81B7/007 , B81B2201/0292 , B81C1/00134 , B81C1/00317 , B81C2203/0118 , H01L31/0203 , B81B2201/0207 , B81C1/00277 , B81C2203/019
Abstract: 本发明公开了一种微机电系统器件的封装结构及方法，微机电系统器件的封装结构包括第一晶圆和第二晶圆，第一晶圆具有第一中央区域和围绕在第一中央区域周围的第一边缘区域，第二晶圆具有第二中央区域和围绕在第二中央区域周围的第二边缘区域，通过将第一边缘区域的第一键合结构和第二边缘区域的第二键合结构相对应键合在一起，在第一中央区域和第二中央区域间形成一密闭空间，即第一晶圆中的微机电系统器件处于密闭空间中。这样，形成的微机电系统器件的封装结构密封性非常好，而且，第二晶圆的制程简易，不需要通过额外加工，因此，本发明的微机电系统器件的封装结构的气密性好、封装方法简易、生产成本低。
-
公开(公告)号：CN103743527B
公开(公告)日：2016-08-17
申请号：CN201410010304.6
申请日：2014-01-09
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 刘玮荪
Abstract: 本发明提供了一种利用红外光谱检测键合晶圆之间的气密性的方法。通过与气体填充腔体连接的第一泵将气体填充腔体抽真空，从而在相互键合的第一晶圆和第二晶圆之间的存在供空气流通的缝隙的情况下抽出空间中的气体；向抽完真空的气体填充腔体注入预定气体，从而在相互键合的第一晶圆和第二晶圆之间的存在供空气流通的缝隙的情况下向空间注入预定气体。开启红外光发射器使之向相互键合的第一晶圆和第二晶圆发射红外光，并利用红外接收分析设备对经过相互键合的第一晶圆和第二晶圆以及相互键合的第一晶圆和第二晶圆之间的空间的光线进行接收和频谱分析。利用频谱分析的结果判断相互键合的第一晶圆和第二晶圆之间的气密性。
-
Patent Agency Ranking
公开(公告)号：CN102394225B
公开(公告)日：2016-06-22
申请号：CN201110296332.5
申请日：2011-09-30
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明提供了Wafer Bow测算方法，以在减薄工艺前就测算出Wafer Bow，避免减薄工艺完成后才发现Wafer Bow不符合要求带来的各类损失。本发明提供的一种Wafer Bow测算方法，包括步骤：获得减薄前Wafer的曲面半径R0及减薄后wafer的计划厚度T；根据所述曲面半径R0和计划厚度T，计算出减薄后wafer的Wafer Bow为t1，该计算所采用的模型为：t1＝[R0T2-(R02T4-r2T04)1/2]/T02+C(T0/T)1.58，其中T0为减薄前晶圆厚度，r为晶圆半径，C为减薄前由晶圆重力而产生的晶圆弯曲度。
-
公开(公告)号：CN103803487B
公开(公告)日：2016-02-03
申请号：CN201410086127.X
申请日：2014-03-10
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 刘玮荪
IPC: B81C1/00
Abstract: 本发明提供一种半导体结构的形成方法，包括：半导体衬底的空腔区内开设多个凹槽，以热氧化工艺氧化相邻凹槽间的半导体衬底，形成氧化层；在所述凹槽内填充满牺牲层材料后，在半导体衬底，以及牺牲层材料表面形成器件材料层；刻蚀器件材料层，在所述器件材料层内形成通孔，露出部分牺牲层材料或氧化层后，向通孔内通入蚀刻剂，以去除各凹槽内的牺牲层和各凹槽间的氧化层，从而将各个凹槽打通，在半导体衬底内形成空腔。上述技术方案中，所述牺牲层材料以及各凹槽间的氧化层一同支撑空腔区上方的器件材料层。因而即使凹槽内的牺牲层间出现空洞等情况，也具有足够的支撑力，从而避免器件材料层出现形变等缺陷的出现。
-
公开(公告)号：CN105870054B
公开(公告)日：2019-05-10
申请号：CN201610395605.4
申请日：2016-06-06
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/768
Abstract: 一种硅通孔结构及其形成方法。其中，硅通孔结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成通孔；在所述通孔中沉积掺杂的多晶硅锗。所述形成方法减小硅通孔结构应力，提高硅通孔结构形成方法的其它工艺的集成能力。
-
公开(公告)号：CN109103168A
公开(公告)日：2018-12-28
申请号：CN201810882447.4
申请日：2018-08-06
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供金属连线之间形成真空气隙的方法和金属连线结构，该方法包括提供金属层；在金属层形成金属连线和间隔区；依次沉积第一介质层和牺牲层，使牺牲层的下端面高于金属连线的下端面；回刻牺牲层，使牺牲层的上端面低于金属连线的上端面，以形成规格相同的牺牲物；沉积第二介质层并刻蚀释放孔并暴露出牺牲物；在释放孔内通入有与牺牲物发生气化反应的气体，抽离牺牲物与气体生成的气化物，使被抽离的牺牲物所在区域空间形成未封闭的真空气隙；至少覆盖释放孔，以对释放孔进行密封封堵，以形成封闭的真空气隙。本发明能够形成规格统一的真空气隙，降低金属连线之间的寄生电容，减小真空气隙的规格不统一对半导体器件电学性能的稳定性的影响。
-
公开(公告)号：CN108063112A
公开(公告)日：2018-05-22
申请号：CN201711127717.2
申请日：2017-11-15
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 刘玮荪
IPC: H01L21/762
Abstract: 本发明提出一种局部化SOI区域制造方法，包括下列步骤：在硅衬底上依次形成第一硅外延层、锗硅外延层、第二硅外延层和顶部硅外延层；对锗硅外延层进行H离子注入形成非晶锗硅层；在上述结构上沉积硬掩膜，进行硅刻蚀直至露出锗硅层，形成环形沟槽；在上述结构上沉积硬掩膜，进行硅刻蚀形成多个浅沟槽；在所述结构外侧刻蚀穿过锗硅层直至露出第一硅外延层后形成停止沟槽；在上述结构上沉积形成氧化硅层和氮化硅层；在上述结构上沉积硬掩膜，刻蚀去除环形沟槽内的氮化硅层直至露出锗硅层；通过环形沟槽刻蚀去除结构内部的所述锗硅层，所述刻蚀停止在所述停止沟槽处，之后进行局部化SOI区域制造的后续工艺。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.034 seconds)
