-
公开(公告)号:CN106528203B
公开(公告)日:2019-10-18
申请号:CN201610883342.1
申请日:2016-10-10
Applicant: 上海无线电设备研究所
Abstract: 本发明涉及一种多片DSP芯片的自动化程序烧写方法,通过串行总线实现上位机与具有多片DSP芯片的处理机之间的数据通信;包含:S1、上位机向处理机发送开始烧写DSP芯片程序的指令,并通过串行总线将需要烧写的数据文件传输至处理机;S2、上位机通过处理机内的FPGA单元对主DSP芯片进行自动程序烧写,并对烧写的中间状态进行监控;S3、上位机通过处理机内的FPGA单元和主DSP芯片对次DSP芯片进行自动程序烧写,并对烧写的中间状态进行监控;S4、重复执行S3,直至完成所有次DSP芯片的自动程序烧写。本发明能实现批量DSP芯片的自动化程序烧写,并且对整个烧写过程进行实时监控以确保准确性。
-
公开(公告)号:CN109614112A
公开(公告)日:2019-04-12
申请号:CN201811269057.6
申请日:2018-10-29
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机及其程序烧写和加载方法,核心FPGA模块加载FLASH程序存储器中的“烧写和加载程序”并运行,核心FPGA模块进入程序烧写流程,接收上位机发送的不同模块对应的“正式程序”的数据帧,并将数据帧中的数据烧写至FLASH程序存储器中对应的空间,核心FPGA模块进入程序加载流程,将FLASH程序存储器中存放的不同模块对应的“正式程序”分别加载至第二FPGA模块、第一DSP模块、第二DSP模块和核心FPGA模块。本发明利用现有的数据通信总线,各FPGA模块和DSP模块通过划分存储空间的方法共用一个FLASH程序存储器,采用程序回滚机制和多种“烧写和加载程序”保护机制实现FPGA和DSP可靠烧写和加载。
-
公开(公告)号:CN106093883B
公开(公告)日:2019-01-08
申请号:CN201610377418.3
申请日:2016-05-31
Applicant: 上海无线电设备研究所
Abstract: 本发明公开了一种主副瓣地海杂波主分布计算方法,包含以下步骤:根据雷达下视尾后探测波束各方向增益强弱,确定主副瓣地海杂波主分布对应区域;在对应区域内选取相应的杂波点,并计算所有杂波点的位置坐标;根据雷达的位置坐标、速度矢量参数及所有杂波点的位置坐标,计算所有杂波点与雷达的相对距离和相对多普勒频率;结合雷达发射信号的最大不模糊距离、脉冲重复频率参数,计算所有杂波点的视在距离和视在多普勒频率;量化所有杂波点的视在距离和视在多普勒频率,并将所有杂波点的量化距离和量化多普勒频率映射至距离‑多普勒域,得到主副瓣地海杂波主分布的准确位置。本发明计算实时性强,有效提升雷达下视尾后探测威力和跟踪性能。
-
公开(公告)号:CN107992322B
公开(公告)日:2021-06-04
申请号:CN201711262686.1
申请日:2017-12-04
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机DSP代码自更新方法,将FLASH芯片分为加载区,工作区,更新区和数据区,加载区存储二次加载代码,工作区存储正常工作代码,更新区存储更新代码,数据区存储同批次不同产品之间的差异性参数,当雷达信号处理机进行代码更新时,DSP芯片加载更新区代码并运行该更新区代码,DSP芯片获取上位机发送给FLASH芯片的更新代码,用该更新代码来更新工作区的代码,当雷达信号处理机进行参数更新时,DSP芯片加载更新区代码并运行该更新区代码,DSP芯片获取上位机发送给FLASH芯片的更新参数,用该更新参数更新数据区的参数。本发明不需额外增加硬件开销和更改电路设计,可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新。
-
公开(公告)号:CN106291501B
公开(公告)日:2019-01-08
申请号:CN201610743906.1
申请日:2016-08-26
Applicant: 上海无线电设备研究所
IPC: G01S7/41
Abstract: 本发明公开一种高速并行信号处理系统,该系统包含:高速并行采样模块,其采样回波信号;降采样免混频优化模块,其对回波信号进行降采样和正交混频获取采样信号;多相滤波优化模块,其将采样信号抽取为奇、偶两组,分别进行滤波后进行点对点相加;频域分块并行脉冲压缩模块,其对信号进行分块,并行进行快速傅里叶变换和复乘处理后点对点相加,进行离散傅里叶逆变换。本发明通过对信号进行并行采样,实现了大时宽带宽信号的高精度、高速率采样;实现了对高速、大量数据的并行处理。
-
公开(公告)号:CN106528203A
公开(公告)日:2017-03-22
申请号:CN201610883342.1
申请日:2016-10-10
Applicant: 上海无线电设备研究所
IPC: G06F9/445
Abstract: 本发明涉及一种多片DSP芯片的自动化程序烧写方法,通过串行总线实现上位机与具有多片DSP芯片的处理机之间的数据通信;包含:S1、上位机向处理机发送开始烧写DSP芯片程序的指令,并通过串行总线将需要烧写的数据文件传输至处理机;S2、上位机通过处理机内的FPGA单元对主DSP芯片进行自动程序烧写,并对烧写的中间状态进行监控;S3、上位机通过处理机内的FPGA单元和主DSP芯片对次DSP芯片进行自动程序烧写,并对烧写的中间状态进行监控;S4、重复执行S3,直至完成所有次DSP芯片的自动程序烧写。本发明能实现批量DSP芯片的自动化程序烧写,并且对整个烧写过程进行实时监控以确保准确性。
-
公开(公告)号:CN106291501A
公开(公告)日:2017-01-04
申请号:CN201610743906.1
申请日:2016-08-26
Applicant: 上海无线电设备研究所
IPC: G01S7/41
CPC classification number: G01S7/41
Abstract: 本发明公开一种高速并行信号处理系统,该系统包含:高速并行采样模块,其采样回波信号;降采样免混频优化模块,其对回波信号进行降采样和正交混频获取采样信号;多相滤波优化模块,其将采样信号抽取为奇、偶两组,分别进行滤波后进行点对点相加;频域分块并行脉冲压缩模块,其对信号进行分块,并行进行快速傅里叶变换和复乘处理后点对点相加,进行离散傅里叶逆变换。本发明通过对信号进行并行采样,实现了大时宽带宽信号的高精度、高速率采样;实现了对高速、大量数据的并行处理。
-
公开(公告)号:CN106093883A
公开(公告)日:2016-11-09
申请号:CN201610377418.3
申请日:2016-05-31
Applicant: 上海无线电设备研究所
Abstract: 本发明公开了一种主副瓣地海杂波主分布计算方法,包含以下步骤:根据雷达下视尾后探测波束各方向增益强弱,确定主副瓣地海杂波主分布对应区域;在对应区域内选取相应的杂波点,并计算所有杂波点的位置坐标;根据雷达的位置坐标、速度矢量参数及所有杂波点的位置坐标,计算所有杂波点与雷达的相对距离和相对多普勒频率;结合雷达发射信号的最大不模糊距离、脉冲重复频率参数,计算所有杂波点的视在距离和视在多普勒频率;量化所有杂波点的视在距离和视在多普勒频率,并将所有杂波点的量化距离和量化多普勒频率映射至距离‑多普勒域,得到主副瓣地海杂波主分布的准确位置。本发明计算实时性强,有效提升雷达下视尾后探测威力和跟踪性能。
-
公开(公告)号:CN109614112B
公开(公告)日:2022-03-25
申请号:CN201811269057.6
申请日:2018-10-29
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机及其程序烧写和加载方法,核心FPGA模块加载FLASH程序存储器中的“烧写和加载程序”并运行,核心FPGA模块进入程序烧写流程,接收上位机发送的不同模块对应的“正式程序”的数据帧,并将数据帧中的数据烧写至FLASH程序存储器中对应的空间,核心FPGA模块进入程序加载流程,将FLASH程序存储器中存放的不同模块对应的“正式程序”分别加载至第二FPGA模块、第一DSP模块、第二DSP模块和核心FPGA模块。本发明利用现有的数据通信总线,各FPGA模块和DSP模块通过划分存储空间的方法共用一个FLASH程序存储器,采用程序回滚机制和多种“烧写和加载程序”保护机制实现FPGA和DSP可靠烧写和加载。
-
公开(公告)号:CN107992322A
公开(公告)日:2018-05-04
申请号:CN201711262686.1
申请日:2017-12-04
Applicant: 上海无线电设备研究所
Abstract: 一种雷达信号处理机DSP代码自更新方法,将FLASH芯片分为加载区,工作区,更新区和数据区,加载区存储二次加载代码,工作区存储正常工作代码,更新区存储更新代码,数据区存储同批次不同产品之间的差异性参数,当雷达信号处理机进行代码更新时,DSP芯片加载更新区代码并运行该更新区代码,DSP芯片获取上位机发送给FLASH芯片的更新代码,用该更新代码来更新工作区的代码,当雷达信号处理机进行参数更新时,DSP芯片加载更新区代码并运行该更新区代码,DSP芯片获取上位机发送给FLASH芯片的更新参数,用该更新参数更新数据区的参数。本发明不需额外增加硬件开销和更改电路设计,可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新。
-
-
-
-
-
-
-
-
-