公开(公告)号：CN107992322B

公开(公告)日：2021-06-04

申请号：CN201711262686.1

申请日：2017-12-04

Applicant: 上海无线电设备研究所

Inventor： 沈军 ,  蒋张涛 ,  王静 ,  杨成杰 ,  曲海山 ,  佘彩云

IPC: G06F8/654 ,  G06F8/656

Abstract: 一种雷达信号处理机DSP代码自更新方法，将FLASH芯片分为加载区，工作区，更新区和数据区，加载区存储二次加载代码，工作区存储正常工作代码，更新区存储更新代码，数据区存储同批次不同产品之间的差异性参数，当雷达信号处理机进行代码更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新代码，用该更新代码来更新工作区的代码，当雷达信号处理机进行参数更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新参数，用该更新参数更新数据区的参数。本发明不需额外增加硬件开销和更改电路设计，可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新。

公开(公告)号：CN111427807A

公开(公告)日：2020-07-17

申请号：CN202010219679.9

申请日：2020-03-25

Applicant: 上海无线电设备研究所

Inventor： 汪亮 ,  谷琼琼 ,  辛增献 ,  李俊山 ,  王灿 ,  曹振宁 ,  张一凡 ,  杨成杰 ,  强晶晶 ,  孟宏峰

IPC: G06F13/10

Abstract: 一种基于ZYNQ的微型化信号处理电路，包含立体层叠设置的核心板、电源板和接口板，所述的核心板与电源板之间通过软带连接，所述的核心板与接口之间通过软带连接。本发明将平面问题在空间上进行立体化，完美地解决了整个系统微型化的问题，在保证性能的基础上，大大减小了信号处理机的面积，降低了1/3的硬件成本投入。

公开(公告)号：CN109614112B

公开(公告)日：2022-03-25

申请号：CN201811269057.6

申请日：2018-10-29

Applicant: 上海无线电设备研究所

Inventor： 蒋张涛 ,  沈军 ,  佘彩云 ,  杨成杰 ,  邹小东 ,  蒋兵兵

IPC: G06F8/61 ,  G06F8/654

Abstract: 一种雷达信号处理机及其程序烧写和加载方法，核心FPGA模块加载FLASH程序存储器中的“烧写和加载程序”并运行，核心FPGA模块进入程序烧写流程，接收上位机发送的不同模块对应的“正式程序”的数据帧，并将数据帧中的数据烧写至FLASH程序存储器中对应的空间，核心FPGA模块进入程序加载流程，将FLASH程序存储器中存放的不同模块对应的“正式程序”分别加载至第二FPGA模块、第一DSP模块、第二DSP模块和核心FPGA模块。本发明利用现有的数据通信总线，各FPGA模块和DSP模块通过划分存储空间的方法共用一个FLASH程序存储器，采用程序回滚机制和多种“烧写和加载程序”保护机制实现FPGA和DSP可靠烧写和加载。

公开(公告)号：CN107992322A

公开(公告)日：2018-05-04

申请号：CN201711262686.1

申请日：2017-12-04

Applicant: 上海无线电设备研究所

Inventor： 沈军 ,  蒋张涛 ,  王静 ,  杨成杰 ,  曲海山 ,  佘彩云

IPC: G06F8/654 ,  G06F8/656

Abstract: 一种雷达信号处理机DSP代码自更新方法，将FLASH芯片分为加载区，工作区，更新区和数据区，加载区存储二次加载代码，工作区存储正常工作代码，更新区存储更新代码，数据区存储同批次不同产品之间的差异性参数，当雷达信号处理机进行代码更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新代码，用该更新代码来更新工作区的代码，当雷达信号处理机进行参数更新时，DSP芯片加载更新区代码并运行该更新区代码，DSP芯片获取上位机发送给FLASH芯片的更新参数，用该更新参数更新数据区的参数。本发明不需额外增加硬件开销和更改电路设计，可利用现有的通信总线和FLASH芯片空间分区来可靠有效地完成DSP代码和参数的更新。

公开(公告)号：CN109614112A

公开(公告)日：2019-04-12

申请号：CN201811269057.6

申请日：2018-10-29

Applicant: 上海无线电设备研究所

Inventor： 蒋张涛 ,  沈军 ,  佘彩云 ,  杨成杰 ,  邹小东 ,  蒋兵兵

IPC: G06F8/61 ,  G06F8/654

Abstract: 一种雷达信号处理机及其程序烧写和加载方法，核心FPGA模块加载FLASH程序存储器中的“烧写和加载程序”并运行，核心FPGA模块进入程序烧写流程，接收上位机发送的不同模块对应的“正式程序”的数据帧，并将数据帧中的数据烧写至FLASH程序存储器中对应的空间，核心FPGA模块进入程序加载流程，将FLASH程序存储器中存放的不同模块对应的“正式程序”分别加载至第二FPGA模块、第一DSP模块、第二DSP模块和核心FPGA模块。本发明利用现有的数据通信总线，各FPGA模块和DSP模块通过划分存储空间的方法共用一个FLASH程序存储器，采用程序回滚机制和多种“烧写和加载程序”保护机制实现FPGA和DSP可靠烧写和加载。