公开(公告)号：CN112951314B

公开(公告)日：2023-05-05

申请号：CN202110136085.6

申请日：2021-02-01

Applicant: 上海航天计算机技术研究所

Inventor： 朱琦 ,  刘胜阳 ,  林挺 ,  侯俊 ,  林型勇

IPC: G11C29/56 ,  G01R31/28

Abstract: 本发明公开了一种基于TSC695处理器的可加载型通用RAM自测试方法，包括以下步骤：编译生成低地址段的测试程序模块，编译生成高地址段的测试程序模块，低、高两部分测试模块连接生成加载程序，加载程序通过串口加载到RAM中运行，判断低地址段程序是否发生RAM异常和测试结束，运行低地址段测试模块测试高地址段RAM读写，将高地址段测试模块代码转存至高地址段，跳转至高地址段，判断高地址段测试程序是否发生RAM异常和测试结束和运行高地址段测试模块测试低地址段RAM读写。本发明解决了计算机验收测试时将测试程序加载到RAM上实现RAM自测试时测试难以全面覆盖的问题。

公开(公告)号：CN112951314A

公开(公告)日：2021-06-11

申请号：CN202110136085.6

申请日：2021-02-01

Applicant: 上海航天计算机技术研究所

Inventor： 朱琦 ,  刘胜阳 ,  林挺 ,  侯俊 ,  林型勇

IPC: G11C29/56 ,  G01R31/28

Abstract: 本发明公开了一种基于TSC695处理器的可加载型通用RAM自测试方法，包括以下步骤：编译生成低地址段的测试程序模块，编译生成高地址段的测试程序模块，低、高两部分测试模块连接生成加载程序，加载程序通过串口加载到RAM中运行，判断低地址段程序是否发生RAM异常和测试结束，运行低地址段测试模块测试高地址段RAM读写，将高地址段测试模块代码转存至高地址段，跳转至高地址段，判断高地址段测试程序是否发生RAM异常和测试结束和运行高地址段测试模块测试低地址段RAM读写。本发明解决了计算机验收测试时将测试程序加载到RAM上实现RAM自测试时测试难以全面覆盖的问题。