-
公开(公告)号：CN115188743A
公开(公告)日：2022-10-14
申请号：CN202210882814.7
申请日：2022-07-26
Applicant: 上海芯波电子科技有限公司
Abstract: 本发明公开了一种将平面电感与三维电感相结合的IPD滤波器制造方法，包括：S1、选择合适的衬底；S2、在所述衬底上设置三维电感；S3、在所述三维电感上设置电容和平面电感。本发明通过在衬底上分别设置平面电感和三维电感，利用平面电感易于在小空间内实现2.5nH以上的电感量，三维电感的Q值较平面电感有较大提升，从而将平面电感与三维电感进行有效结合，以使I PD滤波器具有小型化、高性能、抗干扰强等优点。
-
公开(公告)号：CN115084375A
公开(公告)日：2022-09-20
申请号：CN202210883412.9
申请日：2022-07-26
Applicant: 上海芯波电子科技有限公司
Abstract: 本发明公开了一种超薄型3D电感无源器件设计方法，包括以下步骤：S1、选择合适的衬底；S2、在所述衬底的底部设置底部金属，在所述底部金属上金属化孔，并使所述金属化孔穿过所述衬底后伸出所述衬底的上表面上方；S3、在所述金属化孔上设置走线金属，并使所述走线金属固定在所述衬底的上表面；S4、在所述走线金属上设置凸点，在所述凸点的顶部设置顶部金属，形成具有3D电感的无源器件。本发明在保证电感性能的情况下，减小了3D电感的径深比，降低了加工难度，且减小了制作出来的产品厚度和封装模组的整体厚度。
-
公开(公告)号：CN114141943B
公开(公告)日：2024-11-05
申请号：CN202111434457.X
申请日：2021-11-29
Applicant: 上海芯波电子科技有限公司
Abstract: 本发明涉及一种结合集成无源器件和声学机械波器件的封装方法及滤波器，涉及电子器件封装技术领域，包括以下步骤：减薄盖帽层衬底厚度，做出信号引出通路；沉积第一薄金属，沉积第一致密介质层，沉积第二薄金属，完成第一通孔，覆盖第一金属层，完成第二通孔，覆盖第二金属层，沉积第二致密介质层，信号引出通路处加厚金属，将声学机械波器件贴装至盖帽层集成无源器件背面，开窗，化镀可焊性焊盘保护材料，沉积第三金属层，电镀铜柱。其优点在于，该封装方法可提升器件性能，使声学机械波器件与LC拓扑无源器件优势互补，可实现多种频段，多种无源器件的高度集成，有效的减小器件尺寸，提高各频段的滤波特性。
-
公开(公告)号：CN115693059A
公开(公告)日：2023-02-03
申请号：CN202211349984.5
申请日：2022-10-31
Applicant: 上海芯波电子科技有限公司
Abstract: 本发明提供的一种三线共模滤波器，所述共模滤波器包括：第一层厚铜、第二层厚铜、第三层厚铜和第四层厚铜；所述第二层厚铜与所述第一层厚铜之间设置有第一过孔；所述第三层厚铜与所述第二层厚铜之间设置有第二过孔；所述第四层厚铜与所述第三层厚铜之间设置有第三过孔；所述第二层厚铜、所述第三层厚铜和所述第四层厚铜均设置有电容极板，用于调节回波损耗。实现高性能小尺寸的三线共模滤波器。
-
公开(公告)号：CN114157261A
公开(公告)日：2022-03-08
申请号：CN202111526444.5
申请日：2021-12-14
Applicant: 上海芯波电子科技有限公司
IPC: H03H7/01
Abstract: 本发明涉及一种小型化IPD无源器件及滤波器，包括第一接口端口、第二接口端口、高通电路及低通电路；第一接口端口上连接有高通电路，高通电路和低通电路串联连接，低通电路另一端和第二接口端口连接；低通电路包括第三电感、第四电感、第六电容、第七电容及第八电容；第三电感和第四电感串联连接，第三电感的另一端和高通电路连接，第四电感的另一端和第二接口端口连接；第七电容一端连接于第三电感和第四电感之间，第七电容另一端与参考地相连；在第三电感和第四电感上分别并联有第六电容和第八电容。其优点在于，可以有效减小电感的电感量，在器件尺寸一定的情况下提高电感的Q值，提高整个无源器件的电性能，也可以提高整个器件的小型化。
-
Patent Agency Ranking
公开(公告)号：CN118522550A
公开(公告)日：2024-08-20
申请号：CN202410816072.7
申请日：2024-06-24
Applicant: 上海芯波电子科技有限公司
Abstract: 本公开的实施例公开了一种高性能平坦化集成磁芯电感的制备方法，通过在第一衬底上形成一层绝缘物质层；在所述绝缘物质层上通过电镀工艺形成铜走线；在所述铜走线上形成金属保护层；在所述金属保护层上形成第二绝缘层介质，隔离铜走线和磁芯；在所述第二绝缘层介质上形成磁芯层；在所述磁芯层上形成第三绝缘层介质；在所述第三绝缘层介质上通过电镀的方式形成铜走线的另一部分，与底部铜走线连接形成螺旋管结构，所述磁芯位于所述螺旋管结构的中间部分。增强了电感器件的稳定性和耐用性。
-
公开(公告)号：CN116759209A
公开(公告)日：2023-09-15
申请号：CN202310577316.6
申请日：2023-05-22
Applicant: 上海芯波电子科技有限公司
Abstract: 本发明提供的一种大匝数比高自谐振频率的高压隔离变压器包括：从下往上依次包括第一叠层H1、第二叠层H2、第三叠层H3和第四叠层H4；第二叠层H2和所述第三叠层H3为电感层；所述第四叠层H4和第一叠层H1为跳线层；所述第二叠层H2为第一电感L1，按照多边形的形状缠绕，缠绕的中心为空心的方式布局；所述第三叠层H3为第二电感L2，按照多边形的形状缠绕，并填满所述第一电感L1的投影区域；所述第一电感L1的线宽小于所述第二电感L2的线宽。提高片上高压隔离变压器的电磁耦合系数k和自谐振频率，变压器耐压可达12KV，k≥0.75；自谐振频率达到1.5GHz以上。
-
公开(公告)号：CN114301410A
公开(公告)日：2022-04-08
申请号：CN202111671604.5
申请日：2021-12-31
Applicant: 上海芯波电子科技有限公司
Abstract: 本发明公开了一种拓扑结构、设计方法及滤波器，属于集成无源器件领域。针对现有无源器件无法做到小型化和性能差的问题，本发明提供一种拓扑结构，它包括电容和电感，电容包括电容下级板、电容上级板，电感包括第一铜层、第二铜层和第三铜层，其中电容下极板通过第一通孔与第一铜层连接，电容上极板通过第二通孔与第一铜层连接，第一铜层与第二铜层之间设置有一个或两个第三通孔，第二铜层与第三铜层之间设置有第四通孔。本发明通过改变电容的连接方式和连接位置，避免电容位置置于电感中间易造成电感Q值的恶化，相对电容的位置灵活，充分利用空间；有效减少IPD与RDL工艺结合所带来通孔数量多的问题，为5G带通滤波器的高性能和小型化提供有利条件。
-
公开(公告)号：CN114141943A
公开(公告)日：2022-03-04
申请号：CN202111434457.X
申请日：2021-11-29
Applicant: 上海芯波电子科技有限公司
Abstract: 本发明涉及一种结合集成无源器件和声学机械波器件的封装方法及滤波器，涉及电子器件封装技术领域，包括以下步骤：减薄盖帽层衬底厚度，做出信号引出通路；沉积第一薄金属，沉积第一致密介质层，沉积第二薄金属，完成第一通孔，覆盖第一金属层，完成第二通孔，覆盖第二金属层，沉积第二致密介质层，信号引出通路处加厚金属，将声学机械波器件贴装至盖帽层集成无源器件背面，开窗，化镀可焊性焊盘保护材料，沉积第三金属层，电镀铜柱。其优点在于，该封装方法可提升器件性能，使声学机械波器件与LC拓扑无源器件优势互补，可实现多种频段，多种无源器件的高度集成，有效的减小器件尺寸，提高各频段的滤波特性。
-
公开(公告)号：CN113257842A
公开(公告)日：2021-08-13
申请号：CN202110511063.3
申请日：2021-05-11
Applicant: 上海芯波电子科技有限公司
IPC: H01L27/13 , H01L49/02 , H01L21/84 , H01L23/485 , H01L23/482 , H01L21/60
Abstract: 本发明公开了一种集成无源器件的半导体装置，包括：衬底；至少一个集成无源装置，其包括形成于衬底表面的电阻、电容或电感中的一种或多个；重布线层，其在衬底设置至少一个集成无源装置的表面设置；其中，重布线层包括至少一层金属层以形成层绕制电感。本发明通过将现有的半导体集成无源器件工艺与封装RDL(重布线层)工艺相结合，突破了集成电路成熟工艺厚金属层有限，且金属厚度有限的限制，与RDL工艺的结合增加1‑3层的可布线金属层并且金属厚度可较厚，形成了更为丰富的叠层结构，从而实现层绕制电感及连接布线功能，提升了无源集成器件的设计灵活性，提高了集成无源器件的性能和集成度。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.037 seconds)
