公开(公告)号：CN111446245B

公开(公告)日：2022-09-23

申请号：CN201910043368.9

申请日：2019-01-17

申请人： 世界先进积体电路股份有限公司

发明人： 林庭佑 ,  涂祈吏 ,  许书维

IPC分类号： H01L27/088 ,  H01L29/06 ,  H01L29/36

摘要： 本发明提供一种半导体结构，包含：半导体基底、埋置层、一对第一阱、第二阱、体掺杂区、以及第一重掺杂区。此半导体基底具有第一导电类型。此埋置层位于此半导体基底上且具第二导电类型。此对第一阱位于此埋置层上且具有第二导电类型。此第二阱位于此埋置层上并位于此对第一阱之间，其具有第一导电类型。此体掺杂区位于此第二阱中，其具有此第一导电类型。此第一重掺杂区位于此体掺杂区中，其具有第一导电类型。在上视图中，此第一重掺杂区以及此对第一阱沿着第一方向延伸，并且此第一重掺杂区延伸超出此对第一阱的二个相反边缘。本发明可改善晶体管的导通均匀性、改善阱之间的漏电流、以及降低电阻与主动区面积。

公开(公告)号：CN110556357A

公开(公告)日：2019-12-10

申请号：CN201810536558.X

申请日：2018-05-30

申请人： 世界先进积体电路股份有限公司

发明人： 刘兴潮 ,  陈立哲 ,  宋建宪 ,  许书维

IPC分类号： H01L23/522 ,  H01L21/768

摘要： 本发明提供了一种电容结构及其制造方法，包含设置于基底上的第一电极板、设置于第一电极板上的第一电容介电层、和设置于第一电容介电层上的第二电极板。第一电极板的一部份延伸超出第二电极板的一端，以形成一阶梯。此电容结构还包含蚀刻停止层、金属间介电层、第一导孔以及第二导孔。蚀刻停止层设置于第二电极板上，金属间介电层覆盖蚀刻停止层、第二电极板、第一电容介电层和第一电极板。第一导孔穿过金属间介电层以接触第一电极板于延伸超出第二电极板的部分。第二导孔穿过金属间介电层和蚀刻停止层，以接触第二电极板。

公开(公告)号：CN111146268B

公开(公告)日：2023-11-24

申请号：CN201811301115.9

申请日：2018-11-02

申请人： 世界先进积体电路股份有限公司

发明人： 甘铠铨 ,  许书维 ,  宋建宪 ,  陈姿亘

IPC分类号： H01L29/06

摘要： 一种半导体装置及其形成方法，该半导体装置包括半导体基板、设置于上述半导体基板中的埋藏层、设置于上述埋藏层上及上述半导体基板中的第一阱区、第二阱区、第三阱区与第四阱区。上述半导体装置亦包括设置于上述第二阱区中的源极区、设置于上述第一阱区中的漏极区、设置于上述第一阱区与上述第二阱区之上的栅极结构、以及设置于上述半导体基板中且围绕上述源极区与上述漏极区的深沟槽隔离结构。上述第二阱区围绕上述第一阱区。上述第三阱区与上述第四阱区位于上述第二阱区的相对两侧。上述深沟槽隔离结构穿过上述埋藏层。本发明可降低半导体装置的尺寸、减少或避免基板漏电流的发生，并避免或减轻闩锁效应。

公开(公告)号：CN110556357B

公开(公告)日：2021-07-30

申请号：CN201810536558.X

申请日：2018-05-30

申请人： 世界先进积体电路股份有限公司

发明人： 刘兴潮 ,  陈立哲 ,  宋建宪 ,  许书维

IPC分类号： H01L23/522 ,  H01L21/768

摘要： 本发明提供了一种电容结构及其制造方法，包含设置于基底上的第一电极板、设置于第一电极板上的第一电容介电层、和设置于第一电容介电层上的第二电极板。第一电极板的一部份延伸超出第二电极板的一端，以形成一阶梯。此电容结构还包含蚀刻停止层、金属间介电层、第一导孔以及第二导孔。蚀刻停止层设置于第二电极板上，金属间介电层覆盖蚀刻停止层、第二电极板、第一电容介电层和第一电极板。第一导孔穿过金属间介电层以接触第一电极板于延伸超出第二电极板的部分。第二导孔穿过金属间介电层和蚀刻停止层，以接触第二电极板。

公开(公告)号：CN111446245A

公开(公告)日：2020-07-24

申请号：CN201910043368.9

申请日：2019-01-17

申请人： 世界先进积体电路股份有限公司

发明人： 林庭佑 ,  涂祈吏 ,  许书维

IPC分类号： H01L27/088 ,  H01L29/06 ,  H01L29/36

摘要： 本发明提供一种半导体结构，包含：半导体基底、埋置层、一对第一阱、第二阱、体掺杂区、以及第一重掺杂区。此半导体基底具有第一导电类型。此埋置层位于此半导体基底上且具第二导电类型。此对第一阱位于此埋置层上且具有第二导电类型。此第二阱位于此埋置层上并位于此对第一阱之间，其具有第一导电类型。此体掺杂区位于此第二阱中，其具有此第一导电类型。此第一重掺杂区位于此体掺杂区中，其具有第一导电类型。在上视图中，此第一重掺杂区以及此对第一阱沿着第一方向延伸，并且此第一重掺杂区延伸超出此对第一阱的二个相反边缘。本发明可改善晶体管的导通均匀性、改善阱之间的漏电流、以及降低电阻与主动区面积。

公开(公告)号：CN111146268A

公开(公告)日：2020-05-12

申请号：CN201811301115.9

申请日：2018-11-02

申请人： 世界先进积体电路股份有限公司

发明人： 甘铠铨 ,  许书维 ,  宋建宪 ,  陈姿亘

IPC分类号： H01L29/06

摘要： 一种半导体装置及其形成方法，该半导体装置包括半导体基板、设置于上述半导体基板中的埋藏层、设置于上述埋藏层上及上述半导体基板中的第一阱区、第二阱区、第三阱区与第四阱区。上述半导体装置亦包括设置于上述第二阱区中的源极区、设置于上述第一阱区中的漏极区、设置于上述第一阱区与上述第二阱区之上的栅极结构、以及设置于上述半导体基板中且围绕上述源极区与上述漏极区的深沟槽隔离结构。上述第二阱区围绕上述第一阱区。上述第三阱区与上述第四阱区位于上述第二阱区的相对两侧。上述深沟槽隔离结构穿过上述埋藏层。本发明可降低半导体装置的尺寸、减少或避免基板漏电流的发生，并避免或减轻闩锁效应。