-
公开(公告)号：CN107565965A
公开(公告)日：2018-01-09
申请号：CN201710822382.X
申请日：2017-09-13
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03L7/18
Abstract: 本发明公开了一种高速8分频和9分频双模预分频电路，可应用在任意分频模式的预分频电路中，实现提升工作速度，增加电路稳定性的效果。当应用在高速8/9双模预分频电路中，包括第一级2/3分频电路(Div-2/3)、异步4分频电路、同步D触发器(DFF3)和模式控制逻辑门，其中，异步4分频电路包含两个串接的D触发器即第一D触发器(DFF1)和第二D触发器(DFF2)，模式控制逻辑门包括一个或非门(nor)和一个与非门(nand)；时钟信号(CLK)作为待分频的输入信号，第二D触发器(DFF2)正相输出信号Q作为分频后的输出时钟信号(OUT)，通过模式控制信号(MC)选择8分频模式或9分频模式，该电路适用于低电源电压工作条件。
-
公开(公告)号：CN107612517A
公开(公告)日：2018-01-19
申请号：CN201710822018.3
申请日：2017-09-13
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于双输入运算跨导放大器的可编程增益放大器(PGA)，基于一种双输入运算跨导放大器(DIOTA)和电阻反馈网络实现，增益编程通过开关电阻电路实现。这种可编程增益放大器的增益由电阻比值决定，具有高输入阻抗，不需要额外的输入缓冲级，因而与传统的可以节省功耗。本发明的核心是一种双输入运算跨导放大器(DIOTA)，它将两个差分输入信号的和以高增益放大，然后在OP端和ON端差分输出。
-
公开(公告)号：CN107623523B
公开(公告)日：2020-11-17
申请号：CN201710822019.8
申请日：2017-09-13
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03M3/00
Abstract: 本发明公开了一种基于总线分割的数字ΣΔ调制器，包括一阶误差反馈调制器和三阶MASH结构调制器；输入信号总线Xin(z)分割为高M位XM(z)和低L位XL(z)两部分，低位XL(z)输入一阶调制器，其输出同高位XM(z)相加作为三阶调制器的输入，三阶MASH结构调制器将前一级量化噪声信号和输出信号均传递给后一级，等效为在MASH结构的第二级和第三极的输入端添加最低位一比特抖动信号，打破原有的周期性，以此增长输出序列周期，同时在保证输入信号位宽一定情况下，降低了整体电路的硬件开销和功耗。
-
公开(公告)号：CN107623523A
公开(公告)日：2018-01-23
申请号：CN201710822019.8
申请日：2017-09-13
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03M3/00
Abstract: 本发明公开了一种基于总线分割的数字ΣΔ调制器，包括一阶误差反馈调制器和三阶MASH结构调制器；输入信号总线Xin(z)分割为高M位XM(z)和低L位XL(z)两部分，低位XL(z)输入一阶调制器，其输出同高位XM(z)相加作为三阶调制器的输入，三阶MASH结构调制器将前一级量化噪声信号和输出信号均传递给后一级，等效为在MASH结构的第二级和第三极的输入端添加最低位一比特抖动信号，打破原有的周期性，以此增长输出序列周期，同时在保证输入信号位宽一定情况下，降低了整体电路的硬件开销和功耗。
-
公开(公告)号：CN107623493A
公开(公告)日：2018-01-23
申请号：CN201710821757.0
申请日：2017-09-13
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种高效率高保真度的包络调制器，包括依次连接的线性放大级(1)、电流传感单元(2)、迟滞比较器(3)、反直通缓冲级(4)和开关放大级(5)；线性放大级作为独立的电压源通过反馈网络放大包络信号，同时补偿开关放大级的纹波电流，电流传感单元用来检测线性放大级的输出电流，并在电流传感电阻上产生压降，与迟滞比较器的迟滞电压进行比较，从而改变开关放大级的工作状态，反直通缓冲级用来增强开关放大级输入信号的驱动能力，使得迟滞比较器的输出信号能驱动后级大尺寸的开关管；开关放大级作为受控的电流源给负载提供绝大部分的电流。实现高精度的包络跟踪，相比于传统的包络调制器结构，可实现更高的效率和保真度。
-
Patent Agency Ranking
公开(公告)号：CN107612517B
公开(公告)日：2020-05-08
申请号：CN201710822018.3
申请日：2017-09-13
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于双输入运算跨导放大器的可编程增益放大器(PGA)，基于一种双输入运算跨导放大器(DIOTA)和电阻反馈网络实现，增益编程通过开关电阻电路实现。这种可编程增益放大器的增益由电阻比值决定，具有高输入阻抗，不需要额外的输入缓冲级，因而与传统的可以节省功耗。本发明的核心是一种双输入运算跨导放大器(DIOTA)，它将两个差分输入信号的和以高增益放大，然后在OP端和ON端差分输出。
-
公开(公告)号：CN119804535A
公开(公告)日：2025-04-11
申请号：CN202411799953.9
申请日：2024-12-09
Applicant: 东南大学
IPC: G01N25/00
Abstract: 本发明涉及一种评价再生粗骨料自密实混凝土抗硫酸盐冻融性能的方法，包括以下步骤：S1、按照设计要求制备再生粗骨料全部或部分取代石子的再生粗骨料自密实混凝土试件；S2、将再生粗骨料自密实混凝土试件浸没于冻融介质中进行冻融循环试验；S3、测量再生粗骨料自密实混凝土试件的损伤指标；S4、比较不同再生粗骨料自密实混凝土试件的损伤指标，获取综合性能优异的再生粗骨料自密实混凝土试件。本发明可以准确的评估不同再生粗骨料取代率、不同冻融环境及多次冻融循环对再生粗骨料自密实混凝土性能的影响，以期为提高再生粗骨料自密实混凝土在硫酸盐冻融环境下的耐久性和工程应用提供理论依据和技术支持。
-
公开(公告)号：CN112332847B
公开(公告)日：2024-03-15
申请号：CN202011430523.1
申请日：2020-12-07
Applicant: 东南大学
IPC: H03M1/46
Abstract: 本发明公开了一种应用于逐次逼近型模数转换器的两电平开关方法，方法包括对输入信号VIP和VIN，经N次比较后，得到N位数字码，分为采样和转换两个阶段，采样阶段输入信号VIP和VIN通过采样开关连接到上下电容阵列的顶极板，各电容底极板连接到对应电压；转换阶段比较器对上下电容阵列顶极板电压进行MSB位至LSB位的比较，得到相应数字码以控制各电容底极板的状态；经N次比较得到N位数字码。本发明首次切换产生±Vref的电压变化，将电容阵列参考电压Vref缩减为一般方法的一半；引入的浮置状态三步转换之内被解除以简化控制逻辑；仅LSB位引入0.5LSB的共模电平偏移。对比传统开关算法，本发明减小99.51％的DAC功耗，节省75％的电容面积，对ADC其他模块的要求也没有提高。
-
公开(公告)号：CN116526451A
公开(公告)日：2023-08-01
申请号：CN202310422176.5
申请日：2023-04-19
Applicant: 国网江苏省电力有限公司连云港供电分公司 , 东南大学 , 国网江苏省电力有限公司
Abstract: 本发明公开了一种增量配电网端对端的区域配电网运行方法、系统和终端，属于配电网运行领域，包括以下步骤：建立了以区域配电网总体运行成本最小化为目标函数，将传统的配电网重构约束以及增量配电网端对端交易约束相结合作为约束条件的配电网运行决策模型，以实现区域配电网的经济运行。本发明综合考虑了传统配电网增量配电网之间的耦合互动，在区域配电网的运行中计及增量配电网的端对端交易行为，提供了一种新型的区域配电网运行方法，可以保证区域配电网的经济平稳运行。
-
公开(公告)号：CN113114181B
公开(公告)日：2023-08-01
申请号：CN202110498312.X
申请日：2021-05-08
Applicant: 东南大学
IPC: H03K5/24
Abstract: 本发明公开了一种具有亚稳态抑制技术的高速动态比较器，包括前级放大器、后级锁存器和亚稳态抑制电路三部分；前级放大器实现对输入差分信号的放大，将前级放大器的第一PMOS管和第二PMOS管漏极与后级锁存器相连，利用锁存器的正反馈特点，并且增加下拉NMOS管和上拉PMOS管完成对放大器正端输出信号和放大器负端输出信号的上拉或下拉，实现了较快的比较速度。比较完成后迅速关断尾电流管，使得比较器没有静态功耗，有效降低了比较器的功耗。本发明采用一种亚稳态抑制技术，在不引入明显延迟的情况下，有效抑制比较器的亚稳态，且不会明显增加比较器的比较时间。
-
-
-
-
-
-
-
-
-
Search Results
504
records
(took 0.029 seconds)
