公开(公告)号：CN104331351A

公开(公告)日：2015-02-04

申请号：CN201410573214.8

申请日：2014-10-23

申请人： 东南大学成贤学院

发明人： 李冰 ,  黄平 ,  赵霞 ,  刘勇 ,  董乾 ,  王刚 ,  陈德斌 ,  陆清茹 ,  许立峰

IPC分类号： G06F11/22

摘要： 本发明公开了一种模拟USB传输过程中链路指令出错的方法。该方法通过设置错误编码来模拟实现对USB3.0/3.1传输过程中各种链路指令的干扰。本发明能够对USB3.0/3.1协议中各种类型的链路指令进行全字段加错，可用于USB3.0/3.1主机/设备控制器IP的功能验证中。

公开(公告)号：CN103761073A

公开(公告)日：2014-04-30

申请号：CN201410007400.5

申请日：2014-01-08

申请人： 东南大学

发明人： 李冰 ,  徐晓伟 ,  陆清茹 ,  董乾 ,  刘勇 ,  赵霞 ,  陈德斌 ,  许立峰

IPC分类号： G06F9/38

摘要： 本发明公开了一种面向ARMv7的基于推测的指令动态调度方法，在影响当前指令条件码的指令提交前，推测当前指令的系统状态值，推测执行当前指令，使得指令不会因为等待前面能够更改系统状态的指令的结果而堵塞流水线，提高了流水线的并行处理能力。本发明实现容易，尤其适合硬件实现，具有较大的实用价值。

公开(公告)号：CN103220006A

公开(公告)日：2013-07-24

申请号：CN201310027068.4

申请日：2013-01-24

申请人： 东南大学

发明人： 赵霞 ,  朱斌 ,  刘勇 ,  王刚 ,  董乾 ,  许立峰 ,  陆清茹 ,  李冰 ,  张青

IPC分类号： H03M13/15

摘要： 本发明公开一种基于李氏制约竞争计数编码的16线-4线编码电路，包括8个四输入或门和4个两输入或门，用于将输入的16进制计数码转换为4位李氏制约竞争计数编码；本发明所设计的基于李氏制约竞争计数编码的16线-4线编码电路具有特征序列，有规律可循，并且能够提高信号传输的可靠性，降低系统误码率。

公开(公告)号：CN104331145B

公开(公告)日：2017-07-07

申请号：CN201410572217.X

申请日：2014-10-23

申请人： 东南大学成贤学院

发明人： 李冰 ,  王小玲 ,  董乾 ,  赵霞 ,  刘勇 ,  王刚 ,  陈德斌 ,  陆清茹 ,  许立峰

IPC分类号： G06F1/32

摘要： 本发明公开了一种降低DDR3内存写操作功耗实现方法，该方法包括：DDR3内存里增加一个命令缓冲重组逻辑概念的提出；缓冲重组逻辑将写命令重组，将读命令直接给DDR3；把同一行的BL8写操作两个组合在一起，增加连续写数据传输时间；在DDR3内存中增加一个门控时钟，在突发长度为8的写过程中，关闭时钟，降低DDR3的功耗；DDR3内存采样写数据DQ是依据周期性的输入数据选取信号DQS；最后一个写数据采样结束以后开启DDR3的时钟，DDR3恢复正常模式。本发明提出了一种降低DDR3内存写操作功耗的实现方法，该方法可应用于目前以DDR3为主流的内存中，特别对低功耗要求高的移动设备内存中。通过这个方法，可以有效的降低DDR3写操作的功耗。

公开(公告)号：CN103297064B

公开(公告)日：2016-08-03

申请号：CN201310028311.4

申请日：2013-01-24

申请人： 东南大学

发明人： 赵霞 ,  胡姮菲 ,  刘勇 ,  王刚 ,  董乾 ,  许立峰 ,  陆清茹 ,  李冰 ,  刘芳兵

IPC分类号： H03M13/15

摘要： 本发明公开了一种基于李氏制约竞争计数编码的显示译码电路，包括控制电路和译码电路，所述控制电路具有编码输入端、灯测试输入端、灭零输入端和灭灯输入/灭零输出端，其中，灯测试输入端用于测试被驱动数码显示管是否能正常工作，灭零输入端用于消除不希望出现的0，灭灯输入端用于熄灭数码显示管，灭零输出端显示本应显示的0是否被熄灭；本发明所设计的基于李氏制约竞争计数编码的显示译码电路能够提高数据的可靠性，并可实现灯测试功能、灭零功能、灭灯功能及灭零指示功能。

公开(公告)号：CN103957013A

公开(公告)日：2014-07-30

申请号：CN201410197092.7

申请日：2014-05-12

申请人： 东南大学成贤学院

发明人： 李冰 ,  史曙光 ,  许立峰 ,  董乾 ,  赵霞 ,  刘勇 ,  王刚 ,  陆清茹 ,  陈德斌

IPC分类号： H03M7/30

摘要： 本发明公开了一种Gzip硬件压缩方法，包含DMA模块和Gzip压缩模块，首先对DMA进行配置完成后，DMA向外部CPU发送请求数据信息，外部CPU到相应的地址中取数据发送给DMA，DMA将接收的数据传送给Gzip压缩模块，Gzip压缩模块完成数据压缩后，向DMA发起写请求，DMA将数据传输到PC中。本发明能够有效节省CPU时间、提供数据速率、并且提高压缩效率，具有较大的实用价值。

公开(公告)号：CN103297064A

公开(公告)日：2013-09-11

申请号：CN201310028311.4

申请日：2013-01-24

申请人： 东南大学

发明人： 赵霞 ,  胡姮菲 ,  刘勇 ,  王刚 ,  董乾 ,  许立峰 ,  陆清茹 ,  李冰 ,  刘芳兵

IPC分类号： H03M13/15

摘要： 本发明公开了一种基于李氏制约竞争计数编码的显示译码电路，包括控制电路和译码电路，所述控制电路具有编码输入端、灯测试输入端、灭零输入端和灭灯输入/灭零输出端，其中，灯测试输入端用于测试被驱动数码显示管是否能正常工作，灭零输入端用于消除不希望出现的0，灭灯输入端用于熄灭数码显示管，灭零输出端显示本应显示的0是否被熄灭；本发明所设计的基于李氏制约竞争计数编码的显示译码电路能够提高数据的可靠性，并可实现灯测试功能、灭零功能、灭灯功能及灭零指示功能。

公开(公告)号：CN103220006B

公开(公告)日：2016-03-23

申请号：CN201310027068.4

申请日：2013-01-24

申请人： 东南大学

发明人： 赵霞 ,  朱斌 ,  刘勇 ,  王刚 ,  董乾 ,  许立峰 ,  陆清茹 ,  李冰 ,  张青

IPC分类号： H03M13/15

摘要： 本发明公开一种基于李氏制约竞争计数编码的16线-4线编码电路，包括8个四输入或门和4个两输入或门，用于将输入的16进制计数码转换为4位李氏制约竞争计数编码；本发明所设计的基于李氏制约竞争计数编码的16线-4线编码电路具有特征序列，有规律可循，并且能够提高信号传输的可靠性，降低系统误码率。

公开(公告)号：CN104333516A

公开(公告)日：2015-02-04

申请号：CN201410558886.1

申请日：2014-10-20

申请人： 东南大学成贤学院

发明人： 李冰 ,  程慧敏 ,  刘勇 ,  赵霞 ,  董乾 ,  王刚 ,  陈德斌 ,  陆清茹 ,  许立峰

IPC分类号： H04L12/865

摘要： 本发明公开了用于组合输入交叉点缓存交换结构的旋转轮训调度方法，属于互联网信息传输的技术领域。调度方法中，输入端口设置有轮询调度虚拟输出组中各虚拟输出队列的优先级指针，数据包从输入端口进入后缓存在虚拟输出队列，虚拟输出队列向交叉点缓存发出请求信息，交叉点缓存根据各交叉点的空满状态反馈允许信息给虚拟输出队列，虚拟输出队列根据接受的允许信息按照Round-Robin顺序发送数据包至对应的交叉点，更新虚拟输出队列队头信息，更新优先级指针，进行下一周期轮询。提出了一种流程简单且适用于单级交换结构的旋转调度算法，计算复杂度不大，变换速度快，克服了之前算法因指针同步和未考虑交叉点缓存状态而使得传输延时较大的缺点。

公开(公告)号：CN104331145A

公开(公告)日：2015-02-04

申请号：CN201410572217.X

申请日：2014-10-23

申请人： 东南大学成贤学院

发明人： 李冰 ,  王小玲 ,  董乾 ,  赵霞 ,  刘勇 ,  王刚 ,  陈德斌 ,  陆清茹 ,  许立峰

IPC分类号： G06F1/32

CPC分类号： G06F1/3275

摘要： 本发明公开了一种降低DDR3内存写操作功耗实现方法，该方法包括：DDR3内存里增加一个命令缓冲重组逻辑概念的提出；缓冲重组逻辑将写命令重组，将读命令直接给DDR3；把同一行的BL8写操作两个组合在一起，增加连续写数据传输时间；在DDR3内存中增加一个门控时钟，在突发长度为8的写过程中，关闭时钟，降低DDR3的功耗；DDR3内存采样写数据DQ是依据周期性的输入数据选取信号DQS；最后一个写数据采样结束以后开启DDR3的时钟，DDR3恢复正常模式。本发明提出了一种降低DDR3内存写操作功耗的实现方法，该方法可应用于目前以DDR3为主流的内存中，特别对低功耗要求高的移动设备内存中。通过这个方法，可以有效的降低DDR3写操作的功耗。