-
公开(公告)号：CN111796624B
公开(公告)日：2022-02-18
申请号：CN202010733510.5
申请日：2020-07-27
申请人： 东南大学
IPC分类号： G05F1/567
摘要： 本发明公开了一种超高电源纹波抑制比CMOS电压基准电路，所述基准电路包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)；其中，第六晶体管(M6)、第七晶体管(M7)构成传统的二晶体管电压基准结构，第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)构成反馈结构，用于优化电压基准电路的性能参数；在二晶体管CMOS电压基准电路的漏极串联两个本征MOS管，并通过引入负反馈回路，使得二晶体管CMOS的漏极为低阻态，优化电路的电源纹波抑制比和线性灵敏度。电路的结构简单，因此可以在相对较低的电源电压下工作，并且MOS管工作在亚阈值区，降低了功耗。
-
-
公开(公告)号：CN111525791B
公开(公告)日：2022-04-15
申请号：CN202010293922.1
申请日：2020-04-15
申请人： 东南大学
IPC分类号： H02M3/07
摘要： 本发明公开了一种低电压高转化效率电荷泵电路，通过调整传统交叉耦合电荷泵的四个MOS管各自的栅压时钟信号以减小泄漏电流和导通损耗，首先增加两个辅助电容和两个辅助时钟来产生驱动NMOS管的时钟从而避免电荷泵时钟交叠时引起的泄漏电流，其次增加两个反相器并改变反相器的最高电压和最低电压来实现高摆幅的驱动时钟去驱动PMOS管以减小导通损耗。从而使电荷泵电路可以工作在更低的电压下，同时得到更高的功率转换效率。
-
-
公开(公告)号：CN110879625B
公开(公告)日：2022-02-11
申请号：CN201911280123.4
申请日：2019-12-13
申请人： 东南大学
IPC分类号： G05F1/56
摘要： 本发明公开了一种超低线性灵敏度的CMOS电压基准电路，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，其中输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压VREF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压VREF相连；标准NMOS管M3的源极与地信号GND相连。本发明可以有效的降低电压基准的线性灵敏度，从而抑制由于电源电压对电压基准所造成的影响，同时可以减小芯片面积从而节约电路成本。
-
公开(公告)号：CN112542956A
公开(公告)日：2021-03-23
申请号：CN202011441188.5
申请日：2020-12-08
申请人： 东南大学
摘要： 本发明公开了一种宽动态范围的自偏置差分驱动整流器电路。所述差分驱动整流器电路由第一NMOS管(M1)、第二NMOS管(M2)、第一PMOS管(M3)、第二PMOS管(M4)组成差分驱动整流器、第一二极管(D1)、第二二极管(D2)组成的特殊结构的二极管构成；输入信号为RF+和RF‑通过第一电容(C1)、第二电容(C2)接差分驱动整流器的输入端，差分驱动整流器的输出端接并联的第一二极管(D1)、第二二极管(D2)，第一二极管(D1)、第二二极管(D2)的输出端为输出信号Vout。通过二极管从输出端口引入反馈，以此来给差分驱动整流器的输出PMOS的栅极提供偏置，控制其栅级电压。在高输入功率的情况下，有效降低差分驱动整流器的反向电流，拓宽差分驱动整流器电路高效率输出的动态范围。
-
公开(公告)号：CN111796625A
公开(公告)日：2020-10-20
申请号：CN202010733523.2
申请日：2020-07-27
申请人： 东南大学
IPC分类号： G05F1/567
摘要： 本发明公开了一种具有超低功耗的CMOS电压基准电路，通过对传统单条支路串联MOS管产生的ΔVTH变换形式为两条支路产生，即通过电流镜复制电流，从而实现两种阈值管的阈值电压相减产生一个负温度系数电压，再与一个正温度系数电压相加实现对输出电压的一阶和二阶温度系数补偿，得到温度特性较好的基准电压。通过增加并联的输出MOS管也实现了trimming的过程，电路可以工作在不同的PVT条件下仍能输出稳定。同时设计电路中关键管的宽长比W/L小于1，极大的降低了静态电流，并且除电流镜MOS管外，所有的MOS管都工作在亚阈值区，进一步降低了功耗，采用单级差分运放可以有效节省芯片面积。
-
公开(公告)号：CN111796624A
公开(公告)日：2020-10-20
申请号：CN202010733510.5
申请日：2020-07-27
申请人： 东南大学
IPC分类号： G05F1/567
摘要： 本发明公开了一种超高电源纹波抑制比CMOS电压基准电路，所述基准电路包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)；其中，第六晶体管(M6)、第七晶体管(M7)构成传统的二晶体管电压基准结构，第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)构成反馈结构，用于优化电压基准电路的性能参数；在二晶体管CMOS电压基准电路的漏极串联两个本征MOS管，并通过引入负反馈回路，使得二晶体管CMOS的漏极为低阻态，优化电路的电源纹波抑制比和线性灵敏度。电路的结构简单，因此可以在相对较低的电源电压下工作，并且MOS管工作在亚阈值区，降低了功耗。
-
公开(公告)号：CN108415502B
公开(公告)日：2020-03-31
申请号：CN201810263298.3
申请日：2018-03-28
申请人： 东南大学
IPC分类号： G05F1/56
摘要： 本发明公开一种无有限周期震荡的数字线性稳压电源，包括主环路、阈值检测模块、逻辑控制模块、移位寄存器、PMOS阵列和负载，其中，主环路用于比较输出电压与参考电压的差，并将比较结果送入逻辑控制模块；阈值检测模块用于检测输出电压是否落入阈值窗口，并将检测结果送入逻辑控制模块；当输出电压超出上下阈值时，主环路控制PMOS阵列快速切换，输出电压稳定到参考电压附近；当输出电压落入上下阈值之间时，阈值检测模块通过逻辑控制模块输出标志位，使得移位寄存器进入保持状态，电路输出稳定。此种结构可消除经典数字线性稳压电源中存在的有限周期震荡问题。本发明还公开一种无有限周期震荡的数字线性稳压方法。
-
公开(公告)号：CN110879625A
公开(公告)日：2020-03-13
申请号：CN201911280123.4
申请日：2019-12-13
申请人： 东南大学
IPC分类号： G05F1/56
摘要： 本发明公开了一种超低线性灵敏度的CMOS电压基准电路，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，其中输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压VREF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压VREF相连；标准NMOS管M3的源极与地信号GND相连。本发明可以有效的降低电压基准的线性灵敏度，从而抑制由于电源电压对电压基准所造成的影响，同时可以减小芯片面积从而节约电路成本。
-
-
-
-
-
-
-
-
-
搜索结果
23 条记录 (耗时 0.024 秒)
