一种译码器、方法和计算机存储介质

    公开(公告)号:CN110661593B

    公开(公告)日:2022-04-22

    申请号:CN201810717244.X

    申请日:2018-06-29

    IPC分类号: H04L1/00 H03M13/11

    摘要: 本发明实施例公开了一种译码器,译码器的至少一个以上计算单元用于:获取基础矩阵中变量节点n的待译码的软比特信息;判断译码迭代次数i是否小于译码迭代阈值;确定i小于译码迭代阈值时,判断译码层数k是否小于基础矩阵的行数a;确定k小于a时,根据第k‑1层变量节点n的软比特信息,确定第k层变量节点n的软比特信息,且根据第k‑1层变量节点n的软比特信息,确定第k+1层变量节点信息;根据第k+1层变量节点信息,确定第k+1层校验节点信息;将k更新为k+1,重新执行判断k是否小于a;确定k大于等于a时,将i更新为i+1,重新执行判断i是否小于译码迭代阈值,直至i等于译码迭代阈值。本发明实施例还同时公开了一种译码方法和计算机存储介质。

    CRC校验方法及装置
    2.
    发明公开

    公开(公告)号:CN112583418A

    公开(公告)日:2021-03-30

    申请号:CN201910927889.0

    申请日:2019-09-27

    发明人: 彭理健

    IPC分类号: H03M13/09 H03M13/11

    摘要: 本公开提供一种CRC校验方法,在数据均衡之后、进行LDPC译码之前,对均衡后的数据进行第一CRC校验,得到第一CRC校验结果。若第一CRC校验结果为错误,就不再执行LDPC译码操作,并向控制面实体上报第一CRC校验结果。本公开可以在LDCP译码前识别出上述异常并上报,进而避免CRC校验误判,大大减少了CRC校验的误判概率,增加系统的稳定性和可靠性;而且将CRC校验的节点提前,在发现数据异常时提前上报CRC校验结果,并跳出译码流程,减少了对译码器的占用,避免异常数据浪费译码器的处理能力和总线带宽。本公开还提供一种CRC校验装置、校验设备和计算机可读介质。

    芯片仿真方法、平台和系统、计算机可读存储介质

    公开(公告)号:CN115204081A

    公开(公告)日:2022-10-18

    申请号:CN202110384588.5

    申请日:2021-04-09

    摘要: 本申请实施例提供了芯片仿真方法、平台和系统、存储介质,涉及芯片仿真检测领域;芯片仿真方法包括:根据芯片内部的功能模块构建仿真模型,仿真模型包括第一级模型、与第一级模型互联的第二级模型;运行第一级模型,并在第一仿真环境下启动操作系统;其中,第一仿真环境设有第一级模型;在第一仿真环境下停止运行完成启动的操作系统;从第一仿真环境切换至第二仿真环境,在第二仿真环境下将至少一个第一级模型切换至第二级模型、并唤醒被停止运行的操作系统;其中第二仿真环境设有第一级模型和第二级模型,第二仿真环境用于供操作系统完成加载。本申请实施例通过构建二级模型,以使得高精度的芯片仿真模型快速启动,缩短仿真时长。

    一种译码器、方法和计算机存储介质

    公开(公告)号:CN110661593A

    公开(公告)日:2020-01-07

    申请号:CN201810717244.X

    申请日:2018-06-29

    IPC分类号: H04L1/00 H03M13/11

    摘要: 本发明实施例公开了一种译码器,译码器的至少一个以上计算单元用于:获取基础矩阵中变量节点n的待译码的软比特信息;判断译码迭代次数i是否小于译码迭代阈值;确定i小于译码迭代阈值时,判断译码层数k是否小于基础矩阵的行数a;确定k小于a时,根据第k-1层变量节点n的软比特信息,确定第k层变量节点n的软比特信息,且根据第k-1层变量节点n的软比特信息,确定第k+1层变量节点信息;根据第k+1层变量节点信息,确定第k+1层校验节点信息;将k更新为k+1,重新执行判断k是否小于a;确定k大于等于a时,将i更新为i+1,重新执行判断i是否小于译码迭代阈值,直至i等于译码迭代阈值。本发明实施例还同时公开了一种译码方法和计算机存储介质。