公开(公告)号：CN118898227A

公开(公告)日：2024-11-05

申请号：CN202410550337.3

申请日：2024-05-06

申请人： 台湾积体电路制造股份有限公司

发明人： 郑安皓 ,  余科京 ,  康孟意 ,  林彦良 ,  李情 ,  陈碧子

IPC分类号： G06F30/392 ,  G06F115/08

摘要： 提供了一种小虚设栅极特征图案插入方法与应用此方法的集成电路。该方法包含以下步骤：识别一集成电路中的一第一智慧财产(IP)区块及一第二IP区块；识别该第一IP区块与该第二IP区块之间的一小边界区，其中该小边界区在一第一水平方向上具有一宽度，且该宽度在一小边界区尺寸下限与一小边界区尺寸上限之间；及将至少一个小虚设栅极特征图案插入于该小边界区中。

公开(公告)号：CN118821689A

公开(公告)日：2024-10-22

申请号：CN202411312940.4

申请日：2024-09-20

申请人： 中电科申泰信息科技有限公司

发明人： 王啸卿 ,  魏江杰

IPC分类号： G06F30/331 ,  G06F13/40 ,  G06F115/08

摘要： 本发明属于芯片验证技术领域，特别涉及一种基于FPGA的异步PCIE接口验证模组及方法。包括：发送通路，在所述发送通路中，异步FIFO控制模块将PCIE接口控制模块发送过来的异步数据写到异步FIFO模块中，异步FIFO模块将异步数据同步到PCIE_PHY模块时钟域后，发送到位宽转换模块，位宽转换模块将转换后的数据发送到PCIE_PHY模块进行串行化，最后将串行化的数据传输到PCIE_PHY模块的Serdes发送TX差分通路上。本发明为了满足跨FPGA之间的时序要求，接口均采用异步设计，同时增加位宽转换逻辑以解决PCIE接口控制模块的数据有效位和FPGA平台物理媒体层之间的数据有效位不匹配的问题，提高了IP验证的复用率。

公开(公告)号：CN118643795A

公开(公告)日：2024-09-13

申请号：CN202410663193.2

申请日：2024-05-27

申请人： 苏州异格技术有限公司

发明人： 请求不公布姓名 ,  请求不公布姓名 ,  请求不公布姓名

IPC分类号： G06F30/398 ,  G06F115/08

摘要： 本发明涉及芯片测试技术领域，公开了一种用于HardIP的位流验证方法、装置、设备及介质，方法包括：获取待测试HardIP的参数类型及参数约束条件；基于参数类型及参数约束条件，生成RTL文件集合，其中，RTL文件集合包括若干个RTL文件；基于RTL文件，获取位流文件和参考文件，其中，位流文件通过EDA软件生成，参考文件基于RTL文件中的RTL参数生成；对比位流文件和参考文件，并基于对比结果获取位流验证结果。本发明能够减少HardIP位流验证所需计算资源。

公开(公告)号：CN117473915B

公开(公告)日：2024-08-27

申请号：CN202311529026.0

申请日：2023-11-16

申请人： 中科南京智能技术研究院

发明人： 庞亮 ,  游恒 ,  尚德龙 ,  周玉梅

IPC分类号： G06F30/327 ,  G06F30/33 ,  G06F115/08

摘要： 本发明公开了一种自动化建立电路IP时序库的方法，所述方法包括：对输入的电路IP网表给定不同的输入传输时间和输出负载；通过二分法确定每个关键信号在不同输入传输时间和输出负载状态下的时序临界值，所述临界值为没有设计余量的信号时序；通过矩匹配的方法确定每个关键信号在不同输入传输时间和输出负载状态下的时序临界值的时序余量；分别将每个关键信号在不同输入传输时间和输出负载状态下的时序余量整理成信号的二维LUT；各个信号的二维LUT组合成电路IP时序库；本发明实现了在保证可靠性的前提下，尽可能压缩信号的时序周期，提高电路性能。

公开(公告)号：CN118095161B

公开(公告)日：2024-08-06

申请号：CN202410509002.7

申请日：2024-04-26

申请人： 北京中科昊芯科技有限公司

发明人： 于明舜 ,  白耀柱 ,  冯尚功

IPC分类号： G06F30/3308 ,  G06F115/08

摘要： 本申请实施例提供一种用于验证ADC控制器的方法，所述方法包括：构建与待验证ADC控制器具有相同功能的ADC参考模型；基于UVM验证平台构建验证环境；将所述验证环境与所述ADC参考模型和所述待验证ADC控制器连接，控制所述ADC参考模型和所述待验证ADC控制器产生待验证数据；通过所述待验证数据确认所述待验证ADC控制器是否满足功能要求。采用本申请实施能够在芯片的前端验证阶段对ADC控制器的控制功能进行验证，保证ADC控制器能够正常进行各种采样、通道切换，并确认采样结果的正确性，以及通过寄存器对ADC转换结果进行校准调试功能的验证。

公开(公告)号：CN118350337A

公开(公告)日：2024-07-16

申请号：CN202410460021.5

申请日：2024-04-17

申请人： 中国科学院计算技术研究所

发明人： 周珏磊 ,  王郁杰 ,  李福平 ,  王梦迪 ,  王颖 ,  韩银和

IPC分类号： G06F30/392 ,  G06F30/394 ,  G06F30/398 ,  G06F115/08

摘要： 本发明实施例提供了一种芯粒系统的设计方法，包括：步骤S1、对一组设计核图进行芯粒化，得到一组芯粒系统和一组芯粒模板，每个芯粒系统包括多个芯粒实例及其之间的通信关系构成的芯粒间通信图，每个芯粒实例采用所述一组芯粒模板中的一种芯粒模板构建；步骤S2、为所述一组芯粒系统中的每个所述芯粒系统的芯粒实例的空间布局进行布局规划，得到一组优化布局；步骤S3、根据所述一组优化布局、一组芯粒模板、一组芯粒间通信图、用户指定的各芯粒模板的设计参数、预设的优化目标和预设的多个约束，确定一组芯粒模板和一组芯粒系统的设计结果。

公开(公告)号：CN118211527A

公开(公告)日：2024-06-18

申请号：CN202211623759.6

申请日：2022-12-16

申请人： 沐曦集成电路(上海)有限公司

发明人： 请求不公布姓名

IPC分类号： G06F30/327 ,  G06F30/33 ,  G06F115/02 ,  G06F115/08

摘要： 本发明涉及芯片技术领域，尤其涉及一种芯片文件处理系统，包括芯片设计对应的文件组装列表重构ALF、存储有计算机程序的存储器和处理器，ALF包括{V1，V2，…,Vn,…VN}、{P1,P2,…,Pm,…PM}、{U1，U2，…,Uk,…UK}，Vn＝{STn；(P1n,P2n,…,Pxn,…Pf(n)n)；F1n}，Pxn属于{P1,P2,…,Pm,…PM}；Pm＝{(U1m,U2m,…,Uym,…,Ug(m)m)；F2m}，Uym属于{U1，U2，…,Uk,…UK}；Uk＝F3k。本发明提高了生成芯片文件列表的文件列表的效率和准确性，进而提高芯片设计和芯片验证的效率和准确性。

公开(公告)号：CN117291140B

公开(公告)日：2024-06-18

申请号：CN202311308889.5

申请日：2023-10-10

申请人： 北京市合芯数字科技有限公司 ,  合芯科技有限公司

发明人： 贾越辉 ,  万力涛 ,  何鸥 ,  焦文利 ,  魏少雄 ,  郭少锋

IPC分类号： G06F30/394 ,  G06F115/08

摘要： 本申请提供了一种减少自动布线工具中绕线违例的方法、装置、介质和终端。通过在现有的自动布线工具的布线流程中引入基于芯片版图中的测试电路单元坐标信息计算得到的引导区域坐标信息，并在版图中设置引导区域，以解决现有自动布线工具在布线过程中易产生大量版图规则违例的问题。本发明能够解决使用自动布图工具对多种芯片模块进行自动连接布线过程中资源占用量大的问题，并有效地减少或消除了绕线违例问题，从而实现了芯片版图布线的流程化和自动化。

公开(公告)号：CN117829051A

公开(公告)日：2024-04-05

申请号：CN202410005222.6

申请日：2024-01-02

申请人： 上海芯联芯智能科技有限公司

发明人： 章智慧

IPC分类号： G06F30/3308 ,  G06F115/02 ,  G06F115/08

摘要： 本发明提供一种基于C语言的SoC验证方法和平台。所述方法包括：生成功能模块的配置类，所述配置类包括需要进行随机的寄存器的位域以及配置类打印函数；基于SV语言设计所述功能模块的测试用例的配置类；在功能模块的配置类的随机完成后，利用所述测试用例的配置类调用所述功能模块的配置类中的配置类打印函数打印生成符合C语言语法的随机结果文件；基于C语言形成所述功能模块的测试代码，所述测试代码能够调用所述随机结果文件；对所述测试代码和所述随机结果文件进行编译、链接生成所述测试用例的可执行文件；基于所述测试用例的可执行文件对所述功能模块进行验证。这样，解决了C语言不能像SV语言那样进行受约束的随机数的产生的问题。

公开(公告)号：CN116011374B

公开(公告)日：2024-04-05

申请号：CN202310070149.6

申请日：2023-01-28

申请人： 广东高云半导体科技股份有限公司

发明人： 孙余申 ,  王政 ,  张淑祯 ,  邱守彬

IPC分类号： G06F30/347 ,  G06F30/343 ,  G06F115/08

摘要： 本文公开一种实现布线资源验证的方法、装置、计算机存储介质及终端，包括：对现场可编程门阵列(FPGA)芯片的布线资源的连接关系信息和布线线段信息进行预处理，获得布线资源数据文件；提取需覆盖率统计的仿真实例中包含的布线信息，获得仿真覆盖信息文件；根据仿真覆盖信息文件和布线资源数据文件确定布线覆盖率信息；其中，布线资源数据文件和仿真覆盖信息文件均为数据库可加载的文件；预处理包括：按照预设格式对布线资源的信息进行处理，及对布线资源添加预设的分类标签。本发明实施例通过预处理获得的布线资源数据文件，提升了布线覆盖率确定的效率；进一步的，通过对布线资源添加分类标签，实现了不同分类的布线资源的覆盖率统计。