公开(公告)号：CN116944006A

公开(公告)日：2023-10-27

申请号：CN202311203223.3

申请日：2023-09-19

申请人： 中北大学

发明人： 张乐 ,  李陶 ,  丑修建 ,  耿文平 ,  何剑 ,  穆继亮 ,  崔浩然 ,  余俊斌 ,  乔骁骏 ,  郝泽宇 ,  闫坤贤 ,  叶雷

IPC分类号： B06B1/06 ,  B81C3/00

摘要： 本发明属于半导体技术领域，尤其涉及一种d11工作模式驱动的PMUT单元及其制备方法，解决了现有PMUT性能较低的技术问题，该方法包括在SOI片上表面制备压电层；在压电层上制作上电极；在SOI片下表面沉积二氧化硅层，在二氧化硅层的下表面向上刻蚀漏出SOI片的埋层；对二氧化硅层和SOI片中的埋层进行腐蚀，得到PMUT单元的空腔结构。本发明提供的PMUT单元采用压电材料表面横向伸缩工作模式膜薄压电层与振动层产生位移差，实现弯曲振动，可用于超声成像，同时可提高输出电压及相应灵敏度；该方法避免了压电层图形化过程中刻蚀工艺复杂、困难问题，该方法简单，可应用于医疗、工业、生物特征识别等领域。

公开(公告)号：CN116944006B

公开(公告)日：2023-12-15

申请号：CN202311203223.3

申请日：2023-09-19

申请人： 中北大学

发明人： 张乐 ,  李陶 ,  丑修建 ,  耿文平 ,  何剑 ,  穆继亮 ,  崔浩然 ,  余俊斌 ,  乔骁骏 ,  郝泽宇 ,  闫坤贤 ,  叶雷

IPC分类号： B06B1/06 ,  B81C3/00

摘要： 本发明属于半导体技术领域，尤其涉及一种d11工作模式驱动的PMUT单元及其制备方法，解决了现有PMUT性能较低的技术问题，该方法包括在SOI片上表面制备压电层；在压电层上制作上电极；在SOI片下表面沉积二氧化硅层，在二氧化硅层的下表面向上刻蚀漏出SOI片的埋层；对二氧化硅层和SOI片中的埋层进行腐蚀，得到PMUT单元的空腔结构。本发明提供的PMUT单元采用压电材料表面横向伸缩工作模式膜薄压电层与振动层产生位移差，实现弯曲振动，可用于超声成像，同时可提高输出电压及相应灵敏度；该方法避免了压电层图形化过程中刻蚀工艺复杂、困难

公开(公告)号：CN118723920A

公开(公告)日：2024-10-01

申请号：CN202411186470.1

申请日：2024-08-28

申请人： 中北大学

发明人： 张乐 ,  叶雷 ,  闫坤贤 ,  罗祥宇 ,  何剑 ,  穆继亮 ,  耿文平 ,  崔浩然 ,  郝泽宇 ,  丑修建

IPC分类号： B81C1/00 ,  B81B1/00 ,  A61B5/293

摘要： 本发明属于电气元件组件的制造技术领域，具体为基于行列寻址的高密度柔性神经电极阵列制造方法，包括聚偏氟乙烯滤膜的预处理，过滤纳米线图案，聚二甲基硅氧烷层的预处理，将带有列引线导电层的PDMS绝缘层和带有行引线导电层的PDMS基底层键合，PDMS封装层激光打孔后，将PDMS封装层与PDMS绝缘层键合，使行引线导电层的电极点和列引线导电层的电极点暴露并完成封装。行引线导电层中同一行的电极点共用同一根引线，列引线导电层中同一列的电极点共用同一根引线，使N×N电极阵列的引线数量从N²减少到2N，降低了线路的复杂性和成本，通过该方法制备的柔性神经电极阵列能显著提升脑电信号的采集效率和异常信号的定位精度。