-
公开(公告)号：CN118643773B
公开(公告)日：2024-11-08
申请号：CN202411073143.5
申请日：2024-08-06
Applicant: 中国人民解放军国防科技大学
IPC: G06F30/327 , G06F30/331 , G06F119/06
Abstract: 本发明公开了一种面向能耗优化的存内逻辑综合映射方法及系统，本发明方法包括将能耗信息作为面积参数，并使用综合工具以最小面积为目标，将输入的原始逻辑函数转化为由基本逻辑门的功能构成的综合后网表，从中获取可合并为复合逻辑门的候选基本逻辑门组合；筛选出合并后的复合逻辑门的能耗比该候选基本逻辑门组合中各个基本逻辑门的能耗之和更低的候选基本逻辑门组合作为待优化基本逻辑门组合并检查是否存在循环依赖，若不存在循环依赖则替换为复合逻辑门并调整网表结构，最终得到完成综合映射后的逻辑功能网表。本发明旨在实现面向低能耗计算的存内逻辑综合映射，降低被设计存内逻辑的能耗以适应低能耗供给的边缘计算场景的应用需求。
-
公开(公告)号：CN118070719B
公开(公告)日：2024-07-16
申请号：CN202410428654.8
申请日：2024-04-10
Applicant: 中国人民解放军国防科技大学
IPC: G06F30/327 , G06F15/78 , H03K19/20 , G11C13/00
Abstract: 本发明公开了一种基于多种忆阻状态逻辑门的存内逻辑综合映射方法，包括对简单逻辑门和复合逻辑门进行功能验证后加入自定义标准单元库；使用综合工具将初始计算功能以最小面积为目标，将输入的原始逻辑函数转化为由简单逻辑门的功能构成的综合后网表；将简单逻辑门的功能合并为复合逻辑门的功能并进行网表调整，得到包含自定义标准单元库中的复合逻辑门的功能的逻辑功能网表；基于给定的忆阻存储阵列的阵列规模，使用映射工具将得到的逻辑功能网表执行映射以获得忆阻存储阵列中单行内的状态逻辑门的执行序列。本发明旨在通过对综合后网表中的逻辑门进行合并来优化提升综合映射结果的计算时效、自动化地得到更少操作步骤来完成给定复杂计算功能。
-
公开(公告)号：CN118643773A
公开(公告)日：2024-09-13
申请号：CN202411073143.5
申请日：2024-08-06
Applicant: 中国人民解放军国防科技大学
IPC: G06F30/327 , G06F30/331 , G06F119/06
Abstract: 本发明公开了一种面向能耗优化的存内逻辑综合映射方法及系统，本发明方法包括将能耗信息作为面积参数，并使用综合工具以最小面积为目标，将输入的原始逻辑函数转化为由基本逻辑门的功能构成的综合后网表，从中获取可合并为复合逻辑门的候选基本逻辑门组合；筛选出合并后的复合逻辑门的能耗比该候选基本逻辑门组合中各个基本逻辑门的能耗之和更低的候选基本逻辑门组合作为待优化基本逻辑门组合并检查是否存在循环依赖，若不存在循环依赖则替换为复合逻辑门并调整网表结构，最终得到完成综合映射后的逻辑功能网表。本发明旨在实现面向低能耗计算的存内逻辑综合映射，降低被设计存内逻辑的能耗以适应低能耗供给的边缘计算场景的应用需求。
-
公开(公告)号：CN118070719A
公开(公告)日：2024-05-24
申请号：CN202410428654.8
申请日：2024-04-10
Applicant: 中国人民解放军国防科技大学
IPC: G06F30/327 , G06F15/78 , H03K19/20 , G11C13/00
Abstract: 本发明公开了一种基于多种忆阻状态逻辑门的存内逻辑综合映射方法，包括对简单逻辑门和复合逻辑门进行功能验证后加入自定义标准单元库；使用综合工具将初始计算功能以最小面积为目标，将输入的原始逻辑函数转化为由简单逻辑门的功能构成的综合后网表；将简单逻辑门的功能合并为复合逻辑门的功能并进行网表调整，得到包含自定义标准单元库中的复合逻辑门的功能的逻辑功能网表；基于给定的忆阻存储阵列的阵列规模，使用映射工具将得到的逻辑功能网表执行映射以获得忆阻存储阵列中单行内的状态逻辑门的执行序列。本发明旨在通过对综合后网表中的逻辑门进行合并来优化提升综合映射结果的计算时效、自动化地得到更少操作步骤来完成给定复杂计算功能。
-
-
-
Search Results
4
records
(took 0.032 seconds)
