一种仅靠国内站信息落地且全球无缝覆盖的混合星座

    公开(公告)号:CN113067621A

    公开(公告)日:2021-07-02

    申请号:CN202110203989.6

    申请日:2021-02-24

    Abstract: 本发明公开了一种仅靠国内站信息落地且全球无缝覆盖的混合星座,能够利用较少卫星实现对全球的无缝覆盖,兼顾对中国周边区域的多重覆盖,并且仅依靠国内站完成星上信息落地。该混合星座包含至少4颗位于地球静止轨道上的GEO卫星和至少3颗位于地球倾斜同步轨道上的IGSO卫星;各GEO卫星相互通过星间链路连接组成环路,其中3颗GEO卫星能够始终对国内站可见,其中1颗GEO卫星定点于西经82°至西经86°之间,其对国内站不可见时利用星间链路完成信息落地到国内站;IGSO卫星之间相互通过星间链路连接组成环路,其中一颗IGSO卫星始终对国内三亚站可见;其余IGSO卫星对国内站不可见时利用星间链路完成信息落地到三亚站。

    一种基于GPU的流式架构宽带信号数字下变频系统

    公开(公告)号:CN111682880B

    公开(公告)日:2021-04-23

    申请号:CN202010307629.6

    申请日:2020-04-17

    Abstract: 本发明提供一种基于GPU的流式架构宽带信号数字下变频系统,以GPU作为核心的数据处理器件,可以有效降低数字下变频器开发难度,提高混频和滤波运算精度;此外,本发明采用GPU流(stream)作为并行运算基础,每一个流用于处理一路数据,多路流并发实现多通道的实时并行处理,可根据性能需求灵活配置GPU数量,用多流和多线程在GPU内和多个GPU之间实现多路数据并行处理;由此可见,与传统基于FPGA的数字下变频器相比,本发明重构灵活,可靠性更高,扩展性更好,运算精度更高;与传统基于GPU的数字下变频器相比,本发明数据处理的并行性更好,可实现多路信号的同时并行处理,能够满足通信系统任意带宽多路宽带信号的数字下变频需求。

    一种提高天线组阵算法仿真中合成性能评估精度的方法

    公开(公告)号:CN118381571B

    公开(公告)日:2024-12-31

    申请号:CN202410528637.1

    申请日:2024-04-29

    Abstract: 本发明提供一种提高天线组阵算法仿真中合成性能评估精度的方法,该方法包括:确定多个初始天线仿真信号;对每个初始天线仿真信号进行加噪处理,得到各个初始加噪信号;应用天线组阵算法,同步对各个初始加噪信号及初始天线仿真信号进行信号补偿,获得每个初始天线仿真信号对应的补偿仿真信号;对各个补偿仿真信号进行信号合成,得到合成仿真信号;确定合成仿真信号对应的第一信号功率;确定各个初始天线仿真信号对应的第二信号功率;基于第一信号功率和第二信号功率进行合成损失评估,得到合成损失评估值。应用本发明的方法,通过信号功率评估合成损失,无需对信号进行信噪比估计,有利于提高合成损失的评估准确性,提高合成性能评估精度。

    基于GPU的VDIF格式数据异构并行编帧方法

    公开(公告)号:CN111986070B

    公开(公告)日:2021-04-06

    申请号:CN202010663185.X

    申请日:2020-07-10

    Abstract: 本发明公开了基于GPU的VDIF格式数据异构并行编帧方法,涉及通信技术领域。本发明充分利用图形处理单元(Graphic Process Unit,GPU)的高灵活性和高效并行数据处理能力,提出了基于GPU的符合VDIF规范的数据格式编帧方法,并分别设计了帧头计算过程、多通道单线程编帧模式和多通道多线程编帧模式。即主机通过图形处理器GPU以多通道方式接收输入数据,并获取输入参数,计算帧头参数,并计算输入数据的每秒帧数和每秒数据位数,并判断输入数据每秒内帧数是否为整数、以及每秒数据位数是否为完成量化位数的整数倍;若二者均为是,则根据需求,选择单通道单线程模式或者多通道单线程模式;分别执行单通道单数据线程流程和多通道单数据线程流程。

    一种提高天线组阵算法仿真中合成性能评估精度的方法

    公开(公告)号:CN118381571A

    公开(公告)日:2024-07-23

    申请号:CN202410528637.1

    申请日:2024-04-29

    Abstract: 本发明提供一种提高天线组阵算法仿真中合成性能评估精度的方法,该方法包括:确定多个初始天线仿真信号;对每个初始天线仿真信号进行加噪处理,得到各个初始加噪信号;应用天线组阵算法,同步对各个初始加噪信号及初始天线仿真信号进行信号补偿,获得每个初始天线仿真信号对应的补偿仿真信号;对各个补偿仿真信号进行信号合成,得到合成仿真信号;确定合成仿真信号对应的第一信号功率;确定各个初始天线仿真信号对应的第二信号功率;基于第一信号功率和第二信号功率进行合成损失评估,得到合成损失评估值。应用本发明的方法,通过信号功率评估合成损失,无需对信号进行信噪比估计,有利于提高合成损失的评估准确性,提高合成性能评估精度。

    一种DBBC的同步采集时延控制方法

    公开(公告)号:CN112187262B

    公开(公告)日:2021-06-22

    申请号:CN202010548982.3

    申请日:2020-06-16

    Abstract: 本发明提供了一种DBBC的同步采集时延控制方法,考虑了不同次开机的时延一致性问题,能够实现同步采集时延的高稳定度控制,每次开机后,不需要重新进行标校,解决了设备重开机时延零值不确定的难题。本发明通过对CLK、ADC和FPGA数据处理的同步启动机制进行设计,采用基于1PPS的同步触发控制策略,保证τsyn_ADC、τsyn_clk和τsyn_FPGA在每次开机时均保持稳定不变,解决了设备重开机时延零值不确定的难题,实测数据表明,系统时延稳定性优于0.01ns,实现了设备开机时延的高稳定度控制,每次开机后,不再需要重新标校,从而大幅提升了VLBI观测效率。

    一种DBBC的同步采集时延控制方法

    公开(公告)号:CN112187262A

    公开(公告)日:2021-01-05

    申请号:CN202010548982.3

    申请日:2020-06-16

    Abstract: 本发明提供了一种DBBC的同步采集时延控制方法,考虑了不同次开机的时延一致性问题,能够实现同步采集时延的高稳定度控制,每次开机后,不需要重新进行标校,解决了设备重开机时延零值不确定的难题。本发明通过对CLK、ADC和FPGA数据处理的同步启动机制进行设计,采用基于1PPS的同步触发控制策略,保证τsyn_ADC、τsyn_clk和τsyn_FPGA在每次开机时均保持稳定不变,解决了设备重开机时延零值不确定的难题,实测数据表明,系统时延稳定性优于0.01ns,实现了设备开机时延的高稳定度控制,每次开机后,不再需要重新标校,从而大幅提升了VLBI观测效率。

Patent Agency Ranking