基于GPU的VDIF格式数据异构并行编帧方法

    公开(公告)号:CN111986070B

    公开(公告)日:2021-04-06

    申请号:CN202010663185.X

    申请日:2020-07-10

    Abstract: 本发明公开了基于GPU的VDIF格式数据异构并行编帧方法,涉及通信技术领域。本发明充分利用图形处理单元(Graphic Process Unit,GPU)的高灵活性和高效并行数据处理能力,提出了基于GPU的符合VDIF规范的数据格式编帧方法,并分别设计了帧头计算过程、多通道单线程编帧模式和多通道多线程编帧模式。即主机通过图形处理器GPU以多通道方式接收输入数据,并获取输入参数,计算帧头参数,并计算输入数据的每秒帧数和每秒数据位数,并判断输入数据每秒内帧数是否为整数、以及每秒数据位数是否为完成量化位数的整数倍;若二者均为是,则根据需求,选择单通道单线程模式或者多通道单线程模式;分别执行单通道单数据线程流程和多通道单数据线程流程。

    基于FRM技术的WOLA滤波器组及子带分割设计方法

    公开(公告)号:CN115296647B

    公开(公告)日:2023-04-14

    申请号:CN202210853282.4

    申请日:2022-07-08

    Abstract: 本发明公开了基于FRM技术的WOLA滤波器组及子带分割设计方法,能够利用FRM技术实现相同滤波器组子带分割性能的同时,大大降低了滤波器长度,降低了计算量,节省了内存资源。该基于FRM技术的WOLA滤波器组,包括数据分段模块、数据加权模块、叠接累加模块以及循环移位模块。子带分割设计方法为:根据实际需求确定通道数K,滤波器阻带截止频率和通带截止频率,计算最优M值。确定低通滤波器的通带截止频率和阻带起始频率。设定屏蔽滤波器与低通滤波器的通带波纹、阻带衰减值相等。验证频率响应屏蔽FRM频率响应是否满足要求,如果不满足要求,重新设置低通滤波器的通带波纹和阻带衰减值,直到FRM频率响应满足要求为止。

    基于FRM技术的WOLA滤波器组及子带分割设计方法

    公开(公告)号:CN115296647A

    公开(公告)日:2022-11-04

    申请号:CN202210853282.4

    申请日:2022-07-08

    Abstract: 本发明公开了基于FRM技术的WOLA滤波器组及子带分割设计方法,能够利用FRM技术实现相同滤波器组子带分割性能的同时,大大降低了滤波器长度,降低了计算量,节省了内存资源。该基于FRM技术的WOLA滤波器组,包括数据分段模块、数据加权模块、叠接累加模块以及循环移位模块。子带分割设计方法为:根据实际需求确定通道数K,滤波器阻带截止频率和通带截止频率,计算最优M值。确定低通滤波器的通带截止频率和阻带起始频率。设定屏蔽滤波器与低通滤波器的通带波纹、阻带衰减值相等。验证频率响应屏蔽FRM频率响应是否满足要求,如果不满足要求,重新设置低通滤波器的通带波纹和阻带衰减值,直到FRM频率响应满足要求为止。

    一种仅靠国内站信息落地且全球无缝覆盖的混合星座

    公开(公告)号:CN113067621A

    公开(公告)日:2021-07-02

    申请号:CN202110203989.6

    申请日:2021-02-24

    Abstract: 本发明公开了一种仅靠国内站信息落地且全球无缝覆盖的混合星座,能够利用较少卫星实现对全球的无缝覆盖,兼顾对中国周边区域的多重覆盖,并且仅依靠国内站完成星上信息落地。该混合星座包含至少4颗位于地球静止轨道上的GEO卫星和至少3颗位于地球倾斜同步轨道上的IGSO卫星;各GEO卫星相互通过星间链路连接组成环路,其中3颗GEO卫星能够始终对国内站可见,其中1颗GEO卫星定点于西经82°至西经86°之间,其对国内站不可见时利用星间链路完成信息落地到国内站;IGSO卫星之间相互通过星间链路连接组成环路,其中一颗IGSO卫星始终对国内三亚站可见;其余IGSO卫星对国内站不可见时利用星间链路完成信息落地到三亚站。

    一种基于GPU的流式架构宽带信号数字下变频系统

    公开(公告)号:CN111682880B

    公开(公告)日:2021-04-23

    申请号:CN202010307629.6

    申请日:2020-04-17

    Abstract: 本发明提供一种基于GPU的流式架构宽带信号数字下变频系统,以GPU作为核心的数据处理器件,可以有效降低数字下变频器开发难度,提高混频和滤波运算精度;此外,本发明采用GPU流(stream)作为并行运算基础,每一个流用于处理一路数据,多路流并发实现多通道的实时并行处理,可根据性能需求灵活配置GPU数量,用多流和多线程在GPU内和多个GPU之间实现多路数据并行处理;由此可见,与传统基于FPGA的数字下变频器相比,本发明重构灵活,可靠性更高,扩展性更好,运算精度更高;与传统基于GPU的数字下变频器相比,本发明数据处理的并行性更好,可实现多路信号的同时并行处理,能够满足通信系统任意带宽多路宽带信号的数字下变频需求。

Patent Agency Ranking