-
公开(公告)号：CN114743947B
公开(公告)日：2023-09-19
申请号：CN202210382983.4
申请日：2022-04-11
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： H01L23/495 , H01L23/31 , H01L23/367 , H01L21/56
摘要： 本发明公开了基于TO形式的功率器件封装结构及封装方法，所述封装结构包括框架、芯片、转接板、互连结构、引脚和塑封体；其中框架与芯片背面焊接连接，转接板与芯片正面焊接互连，互连结构两端分别与转接板上表面和引脚焊接互连，塑封体实现封装结构的灌封固化，本发明公开的封装结构通过改进芯片正面电极引出方式，替代了传统的引线键合工艺，利用简单的结构提高了封装结构的散热稳定性，降低寄生参数，提升了封装性能，且该封装结构无需重新设计制作塑封模具，具有普遍适用性。本发明公开的封装方法优先进行芯片与转接板的互连，在压接测试中保护芯片不被损伤，有利于封装过程的检查，剔除早期失效，确保了封装良品率。
-
公开(公告)号：CN115145378A
公开(公告)日：2022-10-04
申请号：CN202210776998.9
申请日：2022-06-30
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： G06F1/20
摘要： 本发明提供了基于热电效应的半导体设备的动态热管理方法及设备，主要利用基于热电效应的热电制冷器件主动控制半导体设备的热斜率进行降温，当半导体设备的当前热斜率大于固定斜率阈值，启动参数计算电路，进行优化计算，获得热电制冷器件的工作电流或工作电压，并利用动态热管理电路启动热电制冷器件及时对半导体设备进行降温，控制其热斜率达到甚至低于固定斜率阈值。本发明在保持甚至提升半导体设备原有功率的前提下，实现了半导体设备的动态热管理，使得半导体设备可以在更长的时间内维持高功率工作状态，为高重频半导体设备高性能工作状态下的热管理提供了一种新思路，同时该方法能够对局部热点提供精准、实时地冷却，可靠性高、适用性强。
-
公开(公告)号：CN115132690A
公开(公告)日：2022-09-30
申请号：CN202210755314.7
申请日：2022-06-29
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： H01L23/495 , H01L21/48
摘要： 本发明提供了一种强化塑封强度的引线框架及其应用和一种塑封方法，所述引线框架包括固定底板、端子以及管脚；端子分布在固定底板的不同边缘或者中间，且与固定底板一体成型，并在底端向固定底板上表面方向弯折；管脚放置在固定底板不设置端子的一侧，且与固定底板分离。本发明公开的强化塑封强度的引线框架极大的增加了引线框架与塑封料的接触面积，提升粘结作用，而且垂直的端子可以作为塑封料的内骨架，提升整个复合结构在垂直方向上的强度，降低发生溃塌的风险，最终综合的提升塑封器件的力学强度。
-
公开(公告)号：CN114743947A
公开(公告)日：2022-07-12
申请号：CN202210382983.4
申请日：2022-04-11
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： H01L23/495 , H01L23/31 , H01L23/367 , H01L21/56
摘要： 本发明公开了基于TO形式的功率器件封装结构及封装方法，所述封装结构包括框架、芯片、转接板、互连结构、引脚和塑封体；其中框架与芯片背面焊接连接，转接板与芯片正面焊接互连，互连结构两端分别与转接板上表面和引脚焊接互连，塑封体实现封装结构的灌封固化，本发明公开的封装结构通过改进芯片正面电极引出方式，替代了传统的引线键合工艺，利用简单的结构提高了封装结构的散热稳定性，降低寄生参数，提升了封装性能，且该封装结构无需重新设计制作塑封模具，具有普遍适用性。本发明公开的封装方法优先进行芯片与转接板的互连，在压接测试中保护芯片不被损伤，有利于封装过程的检查，剔除早期失效，确保了封装良品率。
-
公开(公告)号：CN109143014B
公开(公告)日：2020-10-27
申请号：CN201810730895.2
申请日：2018-07-05
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： G01R31/26
摘要： 本发明公开了一种内嵌SiC‑GTO器件正向阻断特性监测与诊断方法，该方法在高温反偏试验的基础上，针对SiC‑GTO功率器件提出以AG结电学特性作为器件阻断电压的间接表征参数，并基于所设计监测采样电路和相关向量机算法对器件的正向阻断性能进行评估，整套方法可有效的对SiC‑GTO器件正向阻断特性进行在线监测；该方法填补了目前对SiC‑GTO正向特性阻断内嵌监测与诊断方法研究的空白，通过选取低压特征参数对正向阻断特性进行间接表征，克服了目前器件阻断特性测试过程中对专用高压设备的依赖性，并通过内嵌监测电路可在线对SiC‑GTO器件正向阻断特性监测，实现监测电路与功率电路本身的高度集成，应用场合灵活，节约经济成本和人力成本。
-
公开(公告)号：CN107393882B
公开(公告)日：2019-06-25
申请号：CN201710480698.5
申请日：2017-06-22
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： H01L23/31 , H01L23/367 , H01L23/48 , H01L21/56 , H01L29/861
CPC分类号： H01L2224/33
摘要： 本发明公开了一种基于三层DBC基板的碳化硅功率器件封装结构及制造方法，该封装结构包含三层图形化的DBC基板形成上中下结构，两层纳米银焊膏，纵向碳化硅功率芯片及耐高温填料；通过DBC基板的图形化及纳米银焊膏的连接实现芯片电极无引线引出，增加了互连面积，缩短了连接距离，减小了附加电阻及电感，且引出电极在不同平面，DBC图形设计使得中间层的厚度不影响绝缘性能；同时，本封装结构的中间层作为散热通道，可将上层DBC的热量传导到下层DBC，增加了散热渠道，不增加散热板的情况下，芯片产生的热量也可通过上下两面散失；与其他封装形式相比，本发明结构简单，原材料充足，可操作性强，且具有较普遍的适用性。
-
公开(公告)号：CN107546115A
公开(公告)日：2018-01-05
申请号：CN201710801669.4
申请日：2017-09-07
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： H01L21/04
摘要： 本发明提出的一种SiC高压功率器件欧姆接触的制备方法，通过采用杂质分凝技术(dopant segreation)改善金属/SiC欧姆接触性能；杂质分凝技术能实现对肖特基势垒的有效调制，同时还能提高界面处杂质的激活浓度，进而非常有利于实现金属/SiC理想的欧姆接触；而且该方法能够通过注入n型和p型杂质分别实现对电子、空穴势垒的调节，进而都适用于n-SiC和p-SiC的欧姆接触，利于基于SiC衬底同时实现n型和p型欧姆接触。此外，该方法具有工艺简单、与传统CMOS工艺完全兼容等优势，因而该技术在SiC高压功率器件中具有非常大的应用前景。
-
公开(公告)号：CN105140219A
公开(公告)日：2015-12-09
申请号：CN201510596863.4
申请日：2015-09-18
申请人： 中国工程物理研究院电子工程研究所
摘要： 本发明公开了一种双向耐压碳化硅固态开关，包括碳化硅芯片、转接板、定位板、键合层，碳化硅芯片包括碳化硅上芯片与碳化硅下芯片，转接板的中间内嵌有若干个纵向贯穿转接板的互联金属柱，定位板包括上定位板和下定位板，键合层包括上键合层和下键合层；碳化硅上芯片、上定位板通过上键合层与转接板上表面连接，碳化硅下芯片、下定位板通过下键合层与转接板下表面连接；转接板的中间内嵌有若干个纵向贯穿转接板的互联金属柱，通过互联金属柱实现电学互联；本发明可以在可靠、有效且工艺简单的前提下同时实现开关的有效关断与双向耐压，其体积与通常的碳化硅芯片相当，并采用常用的碳化硅器件与封装工艺，加工不存在挑战性的难题。
-
公开(公告)号：CN117915747A
公开(公告)日：2024-04-19
申请号：CN202410074542.7
申请日：2024-01-18
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： H10N10/01 , H10N10/852 , B82Y40/00 , B82Y30/00
摘要： 本发明提供一种Ti掺杂纳米粒状碲化铋基热电薄膜及其制备方法，包括以下步骤：在衬底表面溅射沉积Ti薄膜层；衬底温度升至250～350℃，再在所述Ti薄膜层表面溅射沉积碲化铋基薄膜层，退火，得到高(015)择优取向的纳米粒状碲化铋基热电薄膜；溅射沉积碲化铋基薄膜的功率为100～300W，溅射速率为#imgabs0#碲化铋基薄膜厚度1～15μm。本发明上述方法制得的薄膜致密度高，结晶性很高，多数晶粒具有纳米级尺寸，薄膜具有超低电阻率(～5.27×10‑4Ω·cm)和超高的功率因子(～66.6μW/cm K2)，热电性能优异，为促进高功率密度和高制冷密度的热电薄膜器件技术发展和商业化应用提供了技术途径。
-
公开(公告)号：CN108550572B
公开(公告)日：2023-08-25
申请号：CN201810174465.7
申请日：2018-03-02
申请人： 中国工程物理研究院电子工程研究所
IPC分类号： H01L27/02 , H01L29/744 , H01L23/31 , H01L23/367
摘要： 本发明提出了一种单个器件尺寸相对较小的碳化硅门极可关断晶闸管器件阵列与其制备方法，该器件阵列是按照相应光刻版图进行光刻形成的至少包括两个碳化硅门极可关断晶闸管的阵列结构；GTO器件单元的门极位于器件单元的台面中央，并与位于器件单元的台面两侧的阳极构成叉指结构，阴极位于器件单元的衬底背面；封装时，按布局设计将所有器件单元的门极均向下引出到封装结构，将所有阳极向与门极相反方向引出；本发明采用的器件阵列方案，具有如下优势：可显著提升整个封装芯片的有效工作面积；可避免局部材料缺陷降低整个封装芯片的性能；可降低器件加工的工艺难度、提升工艺稳定性及均匀性，显著提高制备器件的良率。
-
-
-
-
-
-
-
-
-
搜索结果
54 条记录 (耗时 0.044 秒)
