-
公开(公告)号:CN105677951A
公开(公告)日:2016-06-15
申请号:CN201511021266.5
申请日:2015-12-30
IPC分类号: G06F17/50
CPC分类号: G06F17/5068
摘要: 本发明公开了一种快速开方集成电路,包括八位信号输入端、开方数据预处理电路、麦克劳林展开式运算电路、信号输出端、以及用于对麦克劳林展开式运算电路输出结果进行移位的结果输出电路;本发明无需迭代,运算速度快。
-
-
-
-
公开(公告)号:CN105656472B
公开(公告)日:2018-10-16
申请号:CN201511028985.X
申请日:2015-12-30
IPC分类号: H03K19/0175
摘要: 本发明公开了一种优先权判断电路,包括控制器、数据移位输入端、计数器、以及若干条时序逻辑电路;各条时序逻辑电路均包括数据输入端、选通控制信号输入端、与门电路、与非门电路、非门电路及触发器。本发明的规模较小,并且功耗低。
-
公开(公告)号:CN105656472A
公开(公告)日:2016-06-08
申请号:CN201511028985.X
申请日:2015-12-30
IPC分类号: H03K19/0175
CPC分类号: H03K19/017509
摘要: 本发明公开了一种优先权判断电路,包括控制器、数据移位输入端、计数器、以及若干条时序逻辑电路;各条时序逻辑电路均包括数据输入端、选通控制信号输入端、与门电路、与非门电路、非门电路及触发器。本发明的规模较小,并且功耗低。
-
公开(公告)号:CN109525212A
公开(公告)日:2019-03-26
申请号:CN201811641435.9
申请日:2018-12-29
申请人: 西安交通大学
IPC分类号: H03G3/30
摘要: 本发明公开了一种智能化扫描信号处理单元及工作方法,本发明设置有一个四阶高通滤波器、三个二阶高通滤波器和三个放大器,能够输出四种不同增益的信号,通过四选一选通开关选取合适的增益的信号进行导出,通过单端/双端转换的电路将增益后的信号转换成差分信号,送入下游电路;本发明通过多次滤波和增益,能够对不同幅值的信号配以合适的增益,起到压缩ADC模块输入信号幅值动态范围的作用,能够抑制工频及其高次谐波的干扰,得到有用正弦信号。
-
公开(公告)号:CN107991602A
公开(公告)日:2018-05-04
申请号:CN201711185074.7
申请日:2017-11-23
申请人: 西安交通大学
IPC分类号: G01R31/317 , G06F11/22
摘要: 本发明提出了一种带广播结构的低成本内建自测试结构,给出了硬件实现方式和测试方案。其目的是解决半导体器件特征尺寸小、集成电路集成度和复杂度高导致的芯片测试功耗高,面积开销和测试数据量大等问题。首先,该方法通过一个异或网络将线性反馈移位寄存器(LFSR)结构和Johnson计数器相结合,产生具有多维单输入跳变(MSIC)特性的测试向量;然后,通过复用测试生成结构,广播电路将测试向量扩展为能够填充更多扫描链的基于广播的多维单输入跳变(BMSIC)测试图形,从而减小了测试图形生成电路的面积开销;最后,以ISCAS’89系列中较大的五款电路为对象实验,结果表明,与MSIC测试生成电路相比,BMSIC测试图形生成方法可在确保低功耗高故障覆盖率基础上,减小50%左右的电路面积开销。
-
公开(公告)号:CN106873941A
公开(公告)日:2017-06-20
申请号:CN201710039195.4
申请日:2017-01-19
申请人: 西安交通大学
摘要: 本发明公开了一种快速模乘和模平方电路及其实现方法,该电路由一组m位的左移三位移位寄存器QU,三组m位的二输入与门阵列AND1、AND2、AND3,四组全加器阵列FA1、FA2、FA3、FA4,m+4位的结果寄存器Q和一个32×m位的ROM单元组成,能对够对m位的二进制大数进行乘法或平方的同时对大素数P进行模约减,在每一个时钟周期内处理3位,经过m/3+2个时钟周期就能得到模乘和模平方的结果,若m不是3的倍数可以通过对其高位补0直至其为3的倍数。
-
公开(公告)号:CN101937056B
公开(公告)日:2012-07-18
申请号:CN201010256212.8
申请日:2010-08-18
申请人: 西安交通大学
IPC分类号: G01R31/3183 , G01R31/3185 , H03M7/30
摘要: 本发明公开了一种数字集成电路测试数据的压缩生成方法,与传统测试方法不同,该方法首先解析出一类具有线性关系的单输入变化测试序列,通过故障模拟的方法确认测试序列中具有新的故障检测能力的测试图形集,测试图形集经线性关系压缩后的一小部分位的值则为压缩后的测试图形集,可存储在自动测试设备ATE中。在测试施加时,压缩后的测试图形集按预先定义的线性关系由硬件电路解压,还原出实际的测试图形集,并施加给被测电路。ATE中存储的数据量比实际的测试图形集的数据量小得多,该测试方法具有压缩率高、易于实现、功耗低和覆盖率高的特点。
-
-
-
-
-
-
-
-
-