-
公开(公告)号：CN101937409B
公开(公告)日：2012-06-27
申请号：CN201010273958.X
申请日：2010-09-02
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F13/28
摘要： 本发明公开了一种分时复用存储器直接访问控制器，其包括：多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线；分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；控制模块，包括一组控制寄存器及控制信号产生逻辑电路，以便配置端口，用于输入控制寄存器的编号和控制数据，并对各个控制寄存器进行配置，控制信号产生逻辑电路根据控制寄存器的值产生时序控制信号，控制外设访问通道和分时复用多路器。将每个外设的DMA操作以统一规模的数据片为单位来进行，在不同的时隙传输属于不同外设通道的数据片，通过分时复用，提高了DMA的吞吐率。
-
公开(公告)号：CN104572020A
公开(公告)日：2015-04-29
申请号：CN201410853913.8
申请日：2014-12-31
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F9/30
摘要： 本发明公开了一种寄存器堆分页式扩展装置及其实现方法。该寄存器堆分页式扩展装置包括分页式机器码识别模块、分页式标志信息分配模块、译码器模块、分页式控制信息集成模块、分页式通用寄存器堆模块。分页式机器码识别模块用于识别处理器在每个时钟周期接收的指令行中的分页式特殊机器码，并输出分页式标志信息交由分页式标志信息分配模块进行指令相匹配，匹配后的分页式信息分配至运算部件及数据传输通道对应的译码器模块。译码器对分页式选择信息译码并输出。分页式控制信息集成模块将译码器模块输出的信息集成至分页式通用寄存器堆。本发明还公开寄存器堆分页式扩展的实现方法。
-
公开(公告)号：CN102109973A
公开(公告)日：2011-06-29
申请号：CN201110050034.8
申请日：2011-03-02
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F7/544
摘要： 包含超越函数计算的处理器实现装置，属数字信号处理器技术领域。其目的是提供一种能够快速实现定点反正切、浮点倒数、浮点自然对数和浮点开方计算的硬件。该硬件电路依次由地址发生器和第一数据寄存器构成的取数级，由tab0、tab1、两个乘加模块和第二数据寄存器构成的执行级，以及由截位模块和标志生成模块构成的写回级组成三级流水的架构；取数级用于产生查表所需的地址，并将执行级和写回级所需的控制信号、变换后的输入数据以及地址信号寄存送到执行级计算；执行级用于完成定点反正切、浮点倒数、浮点自然对数和浮点开方的运算；写回级用于标志的生成以及运算结果的截位输出。
-
公开(公告)号：CN104572020B
公开(公告)日：2017-03-15
申请号：CN201410853913.8
申请日：2014-12-31
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F9/30
摘要： 本发明公开了一种寄存器堆分页式扩展装置及其实现方法。该寄存器堆分页式扩展装置包括分页式机器码识别模块、分页式标志信息分配模块、译码器模块、分页式控制信息集成模块、分页式通用寄存器堆模块。分页式机器码识别模块用于识别处理器在每个时钟周期接收的指令行中的分页式特殊机器码，并输出分页式标志信息交由分页式标志信息分配模块进行指令相匹配，匹配后的分页式信息分配至运算部件及数据传输通道对应的译码器模块。译码器对分页式选择信息译码并输出。分页式控制信息集成模块将译码器模块输出的信息集成至分页式通用寄存器堆模块。本发明还公开寄存器堆分页式扩展的实现方法。
-
公开(公告)号：CN101937409A
公开(公告)日：2011-01-05
申请号：CN201010273958.X
申请日：2010-09-02
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F13/28
摘要： 本发明公开了一种分时复用存储器直接访问控制器，其包括：多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线；分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；控制模块，包括一组控制寄存器及控制信号产生逻辑电路，以便配置端口，用于输入控制寄存器的编号和控制数据，并对各个控制寄存器进行配置，控制信号产生逻辑电路根据控制寄存器的值产生时序控制信号，控制外设访问通道和分时复用多路器。将每个外设的DMA操作以统一规模的数据片为单位来进行，在不同的时隙传输属于不同外设通道的数据片，通过分时复用，提高了DMA的吞吐率。
-
公开(公告)号：CN104361587B
公开(公告)日：2017-05-31
申请号：CN201410614591.1
申请日：2014-11-04
申请人： 中国电子科技集团公司第三十八研究所
摘要： 一种应用于DSP的直方图统计的实现装置，包括：查找表模块、读控制模块、写控制模块、查找表相关模块、寄存器组，读控制模块和查找表相关模块在取指极，查找表模块在执行级，写控制模块在返回级，查找表模块由4个SRAM组成；读控制模块产生读查找表模块的地址、使能和片选信号；写控制模块用于加法运算和产生写查找表模块的地址、数据、使能和片选信号；查找表相关模块产生写操作和读操作的相关标志；寄存器组，对控制信号和数据寄存，以及流水线停顿。本发明还提供一种应用于DSP的直方图统计的实现方法。发明的优点在于：用户可以根据溢出标志对像素数的位宽任意扩展，满足多种需求，采用流水线结构，执行效率提高。
-
公开(公告)号：CN104361587A
公开(公告)日：2015-02-18
申请号：CN201410614591.1
申请日：2014-11-04
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06T7/00
CPC分类号： G06T1/20
摘要： 一种应用于DSP的直方图统计的实现装置，包括：查找表模块、读控制模块、写控制模块、查找表相关模块、寄存器组，读控制模块和查找表相关模块在取指极，查找表模块在执行级，写控制模块在返回级，查找表模块由4个SRAM组成；读控制模块产生读查找表模块的地址、使能和片选信号；写控制模块用于加法运算和产生写查找表模块的地址、数据、使能和片选信号；查找表相关模块产生写操作和读操作的相关标志；寄存器组，对控制信号和数据寄存，以及流水线停顿。本发明还提供一种应用于DSP的直方图统计的实现方法。发明的优点在于：用户可以根据溢出标志对像素数的位宽任意扩展，满足多种需求，采用流水线结构，执行效率提高。
-
公开(公告)号：CN102707923A
公开(公告)日：2012-10-03
申请号：CN201210118947.3
申请日：2012-04-21
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F7/58
摘要： 本发明公开了一种伪随机数生成电路及伪随机数产生方法，其伪随机数生成电路包括分别由移位寄存器和异或模块构成的多路移位反馈电路；第一路移位反馈电路中的第一移位寄存器的输入端与源寄存器Rm的输出端连接，第一异或模块的第一、第二输入端分别与源寄存器Rm和源寄存器Rn的输出端连接，其输出端接入第一移位寄存器；第二-k路移位反馈电路中的移位寄存器和异或模块的第一输入端依次与其前一路移位反馈电路中的移位寄存器输出端连接，第二-k路移位反馈电路中异或模块的第二输入端分别与源寄存器Rn的输出端并联连接。一直生成所需的伪随机数，可以满足数字处理器运算部件所需伪随机数的要求。
-
公开(公告)号：CN204347818U
公开(公告)日：2015-05-20
申请号：CN201420870351.3
申请日：2014-12-31
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G06F9/30
摘要： 本实用新型公开了一种寄存器堆分页式扩展装置，其包括分页式机器码识别模块、分页式标志信息分配模块、译码器模块、分页式控制信息集成模块、分页式通用寄存器堆模块。分页式机器码识别模块的输入端接收指令流而输出端经由分页式标志信息分配模块与译码器模块的输入端连接。译码器模块的其中一个输出端与外部运算部件及数据传输通道的控制端连接，外部运算部件及数据传输通道还与每个通用寄存器堆之间往返信息传输，译码器模块的其中另一个输出端与该分页式控制信息集成模块的输入端连接。分页式控制信息集成模块的输出端与每个通用寄存器堆的输入端连接，分页式控制信息集成模块的使能端还选择连接其中一个通用寄存器堆的控制端。
-
公开(公告)号：CN203055458U
公开(公告)日：2013-07-10
申请号：CN201320039004.1
申请日：2013-01-25
申请人： 中国电子科技集团公司第三十八研究所
IPC分类号： G11C7/10
摘要： 针对DDR接口或QDR接口的数据随机存储器所存在的存储效率低、存储深度浅的技术难题，本实用新型提供一种具有LVDS接口的数据随机存储器，由第一存储单元、第二存储单元、第一寄存单元、第二寄存单元、数据接口单元、地址编码单元、输入控制单元和输出选择单元组成，在输入控制单元的控制下，对数据进行单沿或双沿采样。本实用新型的有益效果是：由于采用了高速差分数据传输，具有数据读取速度快、抗干扰能力强的特点。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.037 秒)