基于多状态流程重构的收发组件快速安全测试系统和方法

    公开(公告)号:CN115407287A

    公开(公告)日:2022-11-29

    申请号:CN202210839161.4

    申请日:2022-07-18

    IPC分类号: G01S7/40

    摘要: 本发明提供一种基于多状态流程重构的收发组件快速安全测试系统和方法,涉及相控阵雷达技术领域。本发明包括用于根据待测指标产生测试系统的第一控制信号和控制测试系统的主控制器;用于根据第一控制信号进行信号采集与分析、产生第二控制信号的数据采集与控制单元;用于根据第一控制信号和第二控制信号进行链路切换的开关矩阵,用于根据链路切换选通不同的测试仪表,对待测指标进行测试和显示的测试仪表组。本发明能够根据收发组件不同的工作状态,实现测试指标和仪表扫描设置的所有状态和流程的一次下发,然后整体读取技术,能够最大限度的减少测试过程中的状态切换和数据读取的时间,提升了测试效率。

    基于FPGA的雷达信号的处理方法及装置

    公开(公告)号:CN117539428A

    公开(公告)日:2024-02-09

    申请号:CN202311527715.8

    申请日:2023-11-14

    IPC分类号: G06F7/544 G06F18/20

    摘要: 本发明实施例提供一种基于FPGA的雷达信号的处理方法及系统,属于雷达信号的处理技术领域。所述处理方法包括:获取待处理的雷达信号;通过CORDIC IP核对所述雷达信号执行求模运算,以得到对应的模值;针对所述模值通过二分法在预设的coe文件中获取精确对数值。处理方法及装置通过采用CORDIC IP核计算模值,结合二分法在对数表中获得精确对数值。相较于现有技术中的处理方法,本发明提供的处理方法及系统同时结合了CORDIC IP核求模占用计算资源少但是精度低以及对数表取值精度高但是占用计算资源高的特点,实现了在低计算资源占用的前提下,获取高精度对数值的目的。