一种基于插件机制的动态加载组件方法和系统

    公开(公告)号:CN104424002A

    公开(公告)日:2015-03-18

    申请号:CN201310409594.7

    申请日:2013-09-10

    IPC分类号: G06F9/445

    摘要: 本发明涉及一种基于插件机制的动态加载组件方法和系统,所述方法包括:应用程序或组件在接收到需要调用其它组件中的相应功能指令时,查找所述其它组件,所述其它组件提供标准插件接口,具有唯一标识其身份的“MIME Type”;查找到所述组件后,将所述组件加载到内存中,并获取创建所述组件实例的接口以及调用所述组件的相应功能接口;在不需要所述的相应功能时,调用卸载组件接口,将所述其他组件卸载。本发明实施例所述接口为标准插件接口,在编译时不链接组件,在应用程序启动时不加载不必要的组件,节省了内存,避免了针对不同业务形态的嵌入式系统生成不同版本的应用程序。

    一种基于插件机制的动态加载组件方法和系统

    公开(公告)号:CN104424002B

    公开(公告)日:2017-12-12

    申请号:CN201310409594.7

    申请日:2013-09-10

    IPC分类号: G06F9/445

    摘要: 本发明涉及一种基于插件机制的动态加载组件方法和系统,所述方法包括:应用程序或组件在接收到需要调用其它组件中的相应功能指令时,查找所述其它组件,所述其它组件提供标准插件接口,具有唯一标识其身份的“MIME Type”;查找到所述组件后,将所述组件加载到内存中,并获取创建所述组件实例的接口以及调用所述组件的相应功能接口;在不需要所述的相应功能时,调用卸载组件接口,将所述其他组件卸载。本发明实施例所述接口为标准插件接口,在编译时不链接组件,在应用程序启动时不加载不必要的组件,节省了内存,避免了针对不同业务形态的嵌入式系统生成不同版本的应用程序。

    基于协议无感知转发的设备状态感知方法、系统及交换机

    公开(公告)号:CN111865809B

    公开(公告)日:2022-05-03

    申请号:CN201910357932.4

    申请日:2019-04-30

    摘要: 本发明公开了基于协议无感知转发的设备状态感知方法、系统及交换机,该方法包括在软件定义网络SDN架构中的SDN交换机执行的如下步骤:接收数据流;根据流表中配置的状态参数域,提取出相应的状态参数;所述状态参数域为在POF现有匹配域中增加的用于获取交换设备实时状态参数的匹配域;根据提取的状态参数值进行流表表项匹配,获得流表匹配结果;根据流表匹配结果对数据流进行相应的处理。本发明的方法通过扩展POF匹配域定义:状态参数域,可以将系统实时状态参数作为匹配值,从而实现基于交换设备状态的流控,解决了POF不能感知转发设备实时状态的限制;此外,本发明的系统进一步增强了SDN转发面流量控制策略的可编程性和智能化。

    一种SDN网络的ARP协议实现方法、系统及控制器

    公开(公告)号:CN110401733A

    公开(公告)日:2019-11-01

    申请号:CN201910778926.6

    申请日:2019-08-22

    IPC分类号: H04L29/12

    摘要: 本发明公开了一种SDN网络的ARP协议实现方法、系统及控制器,所述方法包括:步骤1)如果接收到的ARP数据包为ARP请求数据包,进入步骤2),如果ARP数据包为ARP响应数据包,进入步骤5);步骤2)获取ARP请求数据包中的源主机信息,若网络拓扑表内包含ARP请求中的目的主机,进入步骤3),否则,进入步骤4);步骤3)根据节点信息表中该目的主机的MAC地址构造ARP响应数据包;通过packet_out令边缘交换机在源主机端口转发ARP响应数据包;步骤4)通过packet_out令所有可能连接源主机的交换机在非交换机连接端口泛洪ARP请求数据包;步骤5)获取ARP响应数据包中源主机信息,将此ARP响应包通过packet_out的方式下发给源主机连接的边缘交换机,令其在连接源主机的端口转发此ARP响应包。

    一种基于FPGA的高速数据采集系统及方法

    公开(公告)号:CN112765054A

    公开(公告)日:2021-05-07

    申请号:CN201911059477.6

    申请日:2019-11-01

    摘要: 本发明公开了一种基于FPGA的高速数据传输采集系统及方法,一种基于FPGA的高速数据传输采集系统,其特征在于,所述系统包括数据接收模块、DDR缓存模块和数据上传模块;所述DDR缓存模块包括环形缓冲区、写指针和读指针;所述环形缓冲区存储数据,写指针指向环形缓冲区写入数据后的位置,读指针指向环形缓冲区读出数据后的位置;所述数据接收模块,用于接收网络数据包,对数据包解析后写入环形缓冲区,同步修改写指针的位置;当写指针和读指针的差值达到预先设定的数据量后,向所述数据上传模块发送读数据的指令;所述数据上传模块,用于当接收到读数据的指令时,读取环形缓冲区的读指针和写指针之间的数据,上传至上位机,并同步修改读指针的位置。

    基于协议无感知转发的设备状态感知方法、系统及交换机

    公开(公告)号:CN111865809A

    公开(公告)日:2020-10-30

    申请号:CN201910357932.4

    申请日:2019-04-30

    摘要: 本发明公开了基于协议无感知转发的设备状态感知方法、系统及交换机,该方法包括在软件定义网络SDN架构中的SDN交换机执行的如下步骤:接收数据流;根据流表中配置的状态参数域,提取出相应的状态参数;所述状态参数域为在POF现有匹配域中增加的用于获取交换设备实时状态参数的匹配域;根据提取的状态参数值进行流表表项匹配,获得流表匹配结果;根据流表匹配结果对数据流进行相应的处理。本发明的方法通过扩展POF匹配域定义:状态参数域,可以将系统实时状态参数作为匹配值,从而实现基于交换设备状态的流控,解决了POF不能感知转发设备实时状态的限制;此外,本发明的系统进一步增强了SDN转发面流量控制策略的可编程性和智能化。

    一种基于FPGA的高速以太网帧重构系统

    公开(公告)号:CN112100119B

    公开(公告)日:2023-06-16

    申请号:CN202010831325.X

    申请日:2020-08-18

    IPC分类号: H04L69/22 H04L69/06

    摘要: 本发明公开了一种基于FPGA的高速以太网帧重构系统,系统通过FPGA实现,所述系统包括:以太网接收解析模块、包解析模块、帧重构模块、DDR和数据包上传模块;以太网接收解析模块,用于从光口接收经过光电转换后的电信号,经物理层及数据链路层解析输出以太网帧数据流和控制信号,并发送至包解析模块;包解析模块,用于将以太网帧数据流发送至帧重构模块,还用于根据控制信号从以太网帧数据流中解析出包信息并发送至帧重构模块;帧重构模块,用于将解析出的包信息和以太网帧数据流经过逻辑合成,重构为新的数据帧并输入DDR存储;DDR,用于缓存数据帧;数据包上传模块,用于从DDR中获取数据帧并发送至上位机。

    一种基于FPGA加速卡的DPDK驱动系统

    公开(公告)号:CN113419780A

    公开(公告)日:2021-09-21

    申请号:CN202110500249.9

    申请日:2021-05-08

    IPC分类号: G06F9/4401 G06F13/28

    摘要: 本发明公开了一种基于FPGA加速卡的DPDK驱动系统,部署在X86的服务器中,该系统包括:DMA模块、数据包收取模块和数据包发送模块;其中,DMA模块,用于根据网络流量动态调整DMA传输数据块的大小,将FPGA加速卡的DDR中的数据包以DMA方式传输至服务器的接收内存中,还用于采用超时补包机制将服务器的发送内存中的数据包以DMA方式传输至FPGA加速卡的DDR中;数据包收取模块,用于解析服务器接收内存中的数据包,提取时间戳和包长信息,并封装到DPDK的mbuf数据结构中;数据包发送模块,用于对mbuf数据结构中待发送的数据包按照预定格式进行封装,添加包头信息后拷贝至服务器的发送内存。