-
公开(公告)号：CN117914321A
公开(公告)日：2024-04-19
申请号：CN202311640623.0
申请日：2023-12-01
申请人： 中国科学院微电子研究所
摘要： 本发明公开一种可配置逐次逼近型模数转换器，涉及集成电路技术领域，包括：子数模转换电路，和依次连接的采样比较电路、逐次逼近控制电路和输出锁存电路，逐次逼近控制电路具有高精度模式和低精度模式。采样比较电路根据时钟信号对输入信号以及子数模转换电路提供的参考信号进行信号处理，输出比较信号。逐次逼近控制电路在高精度模式对应的模式切换信号的作用下，基于比较信号输出对应的第一电压调整信号；或在低精度模式对应的模式切换信号的作用下，基于比较信号输出对应的第二电压调整信号。输出锁存电路在子数模转换电路基于第一电压调整信号或第二电压调整信号对参考信号进行调整后，对逐次逼近控制电路输出的转换信号进行锁存后输出。
-
公开(公告)号：CN114465622A
公开(公告)日：2022-05-10
申请号：CN202210129685.4
申请日：2022-02-11
申请人： 中国科学院微电子研究所
IPC分类号： H03M1/10
摘要： 本发明公开一种流水线模数转换器误差提取方法、装置、设备及介质，涉及数字模拟技术领域，用于解决现有技术中误差影响整体ADC的线性度的问题。包括：在模拟域中获取伪随机噪声序列，将伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；在数字域中基于所述数字信号提取流水线模数转换器的误差，并对所述误差进行校准。通过多电平平均分配的随机Dither技术，可以实现在没有信号输入或者任意幅度信号输入情况下的级间增益误差校准与记忆效应误差校准，提升整体的线性度。同时基于该技术，可以对流水线ADC的频谱杂散起到较好的打散作用，进一步改善其整体的无杂散动态范围。
-
公开(公告)号：CN111416622A
公开(公告)日：2020-07-14
申请号：CN202010282504.2
申请日：2020-04-12
申请人： 中国科学院微电子研究所
IPC分类号： H03M1/66
摘要： 本发明公开一种时钟信号恢复电路及方法、接口电路、信号同步方法，涉及数模转换技术领域，可以确保输入的数字信号与数模转化器的内部时钟信号同步。该时钟信号恢复电路包括鉴相器，鉴相器的输入端与锁存器的输出端通信连接。译码器，译码器的输入端与鉴相器的输出端通信连接。相位调整器，相位调整器的输入端与译码器的输出端通信连接，相位调整器的输出端与锁存器的输入端通信连接。相位调整器用于根据控制信号调整采样时钟信号的相位，获取调整后的采样时钟信号。当调整后的采样时钟信号与数字信号同步时，获得时钟恢复信号。本发明还提供一种接口电路和同步信号方法。
-
公开(公告)号：CN102006067B
公开(公告)日：2013-03-20
申请号：CN200910091965.5
申请日：2009-09-02
申请人： 中国科学院微电子研究所
摘要： 本发明公开了一种带波形修正ROM的DDS电路结构，该结构包括依次连接的流水线累加器、异或逻辑单元、温度计编码器、正弦加权非线性DAC和Gilbert乘法器单元，其中，所述流水线累加器还连接于所述Gilbert乘法器单元，所述异或逻辑单元还通过波形修正ROM和R-2R电阻网络线性DAC连接于所述Gilbert乘法器单元。利用本发明，消除了传统DDS结构中的波形存储ROM，采用容量相对很小的波形修正ROM辅助正弦加权非线性DAC产生正弦输出波形，从而在提供相同输出波形性能的同时，提高了DDS电路工作频率，降低了电路的复杂度，并大大地减小了DDS电路的功耗和面积。
-
公开(公告)号：CN102637449A
公开(公告)日：2012-08-15
申请号：CN201210109509.0
申请日：2012-04-13
申请人： 中国科学院微电子研究所
IPC分类号： G11C7/12
摘要： 本发明公开了一种伪差分式存储阵列，包括存储单元阵列、逻辑感应单元和列复用单元，其中存储单元阵列由排成阵列结构的多个存储单元构成，每个存储单元与差分位线相连接，并且差分位线通过列复用单元与逻辑感应单元相连接。逻辑感应单元通过在位线上串联共源共栅晶体管和感应电阻，在不降低差分位线上电流情况下，减小差分位线上电压摆幅，从而减少对差分位线上寄生电容的充放电时间；并通过感应电阻将差分位线上电流转换为差分电压输出。本发明的优点在于减少存储器的存取时间，提高存储器的共模噪声抑制能力。
-
公开(公告)号：CN117713834A
公开(公告)日：2024-03-15
申请号：CN202311595231.7
申请日：2023-11-27
申请人： 中国科学院微电子研究所
摘要： 本发明公开了一种单级比较器、静态比较器以及逐次逼近型模数转换器，涉及静态比较器技术领域，以提供一种能够确保上一个时刻的输入不会影响到下一个时刻结果的比较器技术方案。所述单级比较器，包括比较模块以及复位模块；所述比较模块用于对一组输入信号进行比较后，输出比较信号；所述复位模块并联在所述比较模块的输出端，用于在每组所述输入信号进行比较后，对所述比较模块进行复位。静态比较器，包括锁存器以及所述的单级比较器，所述锁存器的输入端与所述单级比较器的输出端相连接，用于对所述述单级比较器的输出信号进行锁存。
-
-
公开(公告)号：CN114448435B
公开(公告)日：2023-01-31
申请号：CN202210112557.9
申请日：2022-01-29
申请人： 中国科学院微电子研究所
IPC分类号： H03M1/10
摘要： 本发明公开一种比较器阈值误差校准方法、装置、设备及介质，涉及数字模拟技术领域，用于解决现有技术中流水线ADC中的比较器阈值失调造成误码的问题。包括：获取待测试流水线模数转换器的正弦波模拟信号，将正弦波模拟信号输入建立完成的统计模型中，得到流水线模数转换器的输出码的目标统计分布，获取流水线模数转换器的输出码的实际统计分布，比较目标统计分布与实际统计分布，确定流水线模数转换器中的比较器阈值的误差值，并对误差值进行校准。无需增加额外计算电路，所有运算可在片外完成，硬件开销小。该方法对于流水线ADC而言，可以有效提高其整体的线性度。
-
公开(公告)号：CN115580306A
公开(公告)日：2023-01-06
申请号：CN202211338582.5
申请日：2022-10-28
申请人： 中国科学院微电子研究所
IPC分类号： H03M3/00
摘要： 本发明公开一种调制器电路的实现方法、调制器电路及模数转换器，涉数字信号处理技术领域，以在提高模数转换器分辨率时，避免信号带宽降低以及调制器稳定性受影响的问题。所述调制器电路的实现方法包括：获取第一调制结构的双采样输入信号、第一量化噪声信号和第一调制结构的输出信号的第一对应关系；获取第二调制结构的输入信号、第二量化噪声信号和第二调制结构的输出信号的第二对应关系；基于第一对应关系和第二对应关系，确定第一调制结构的双采样输入信号、第二量化噪声信号和调制器电路输出信号的第三对应关系；基于第三对应关系对第一调制结构的双采样输入信号进行噪声整形。
-
公开(公告)号：CN111711459B
公开(公告)日：2021-08-31
申请号：CN202010641988.5
申请日：2020-07-06
申请人： 中国科学院微电子研究所
IPC分类号： H04B1/04
摘要： 本发明公开一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备，涉及集成电路技术领域，解决了高速通信中均衡传输信号会衰减低频分量，导致输出信号幅度下降的问题。该发射机驱动均衡装置，包括：均衡脉冲生成电路，用于根据并行数据生成预加重均衡脉冲；与均衡脉冲生成电路的输出端电连接的均衡运算电路，用于根据预加重均衡脉冲对传输信号的幅度进行补偿。本发明提供的发射机驱动均衡装置对高速通信中传输信号的高频成分采取预加重均衡的方法，使得传输信号的眼图幅度大大增加，同时避免了不必要的功耗开销。
-
-
-
-
-
-
-
-
-
搜索结果
66 条记录 (耗时 0.035 秒)