-
Patent Agency Ranking
公开(公告)号：CN115425075B
公开(公告)日：2024-10-01
申请号：CN202211021554.0
申请日：2022-08-24
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种平面栅IGBT器件，其背部存在异质结，通过异质结存储并导通过剩载流子，大大提升器件的关断速度，显著降低器件的关断时间和关断损耗，同时不影响器件的击穿电压与栅极氧化物电场强度，更好地实现了器件正向导通压降与关断损耗之间的折衷。本发明还涉及平面栅IGBT器件的制备方法，其与传统的SiC IGBT制备工艺适配。
-
公开(公告)号：CN114843339A
公开(公告)日：2022-08-02
申请号：CN202210198004.X
申请日：2022-03-01
Applicant: 中国科学院微电子研究所
IPC: H01L29/47 , H01L29/739 , H01L21/31
Abstract: 本发明涉及一种非对称沟槽栅IGBT器件，该器件通过在非导电侧P阱区(即第一P阱区)上方制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。本发明还涉及所述非对称沟槽栅IGBT器件的制备方法，该制备工艺简单。
-
公开(公告)号：CN117410325A
公开(公告)日：2024-01-16
申请号：CN202311267422.0
申请日：2023-09-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开一种平面型碳化硅IGBT器件及其制作方法、电子设备，涉及半导体技术领域，以减小器件的关断时间和关断功耗，提升器件的关断速度。所述平面型碳化硅IGBT器件包括：自上而下键合在一起的第一半导体结构和第二半导体结构。第一半导体结构包括漂移层以及形成在漂移层上方的电流扩展层和正面晶体管单元。第二半导体结构包括欧姆接触层、依次形成在欧姆接触层上的集电层和缓冲层，缓冲层朝向漂移层的一侧刻蚀有沟槽，沟槽内淀积有多晶硅层。其中，缓冲层的材料包括碳化硅，多晶硅层与缓冲层形成异质结结构。所述平面型碳化硅IGBT器件的制作方法用于制作上述平面型碳化硅IGBT器件。
-
公开(公告)号：CN115425075A
公开(公告)日：2022-12-02
申请号：CN202211021554.0
申请日：2022-08-24
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种平面栅IGBT器件，其背部存在异质结，通过异质结存储并导通过剩载流子，大大提升器件的关断速度，显著降低器件的关断时间和关断损耗，同时不影响器件的击穿电压与栅极氧化物电场强度，更好地实现了器件正向导通压降与关断损耗之间的折衷。本发明还涉及平面栅IGBT器件的制备方法，其与传统的SiC IGBT制备工艺适配。
-
公开(公告)号：CN115148800A
公开(公告)日：2022-10-04
申请号：CN202210586128.5
申请日：2022-05-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/47 , H01L29/06 , H01L29/417 , H01L29/739 , H01L21/28 , H01L21/336
Abstract: 本发明涉及一种非对称沟槽栅SiC IGBT器件，该器件通过在非导电侧P阱区(即第一阱区)上方、导电侧P型接触区制作肖特基接触，从而形成一定势垒，阻止空穴直接从接地的P阱区与P型接触区逸出，提升空穴浓度，从而显著降低器件的正向导通压降，减少通态损耗，显著增强器件的导电能力，同时击穿电压与栅极氧化物电场没有退化。本发明还涉及所述非对称沟槽栅SiCIGBT器件的制备方法，该制备工艺简单。
-
-
-
-
Search Results
5
records
(took 0.026 seconds)
