公开(公告)号：CN109581183B

公开(公告)日：2020-07-10

申请号：CN201811234934.6

申请日：2018-10-23

申请人： 中国科学院计算技术研究所

发明人： 叶靖 ,  李文杰 ,  李晓维 ,  李华伟 ,  胡瑜 ,  沈红伟 ,  钟明琛

IPC分类号： G01R31/28

摘要： 本发明涉及一种集成电路的安全测试方法与结构。本发明包括四种工作模式：注册模式，用于获取物理不可克隆函数的所有激励响应对；认证模式，用于验证测试者的权限；测试模式，用于测试集成电路；功能模式，用于电路正常功能运行。本发明还包括三种模块：Bias PUF组模块，用于对测试者的权限进行认证；Multiplexer模块，控制扫描链上的数据流，减少对测试时间的影响；Mask模块，用于保护扫描链上的关键数据不被泄露。本发明能够在不牺牲可测试性的前提下保证扫描链的安全性。

公开(公告)号：CN109581183A

公开(公告)日：2019-04-05

申请号：CN201811234934.6

申请日：2018-10-23

申请人： 中国科学院计算技术研究所

发明人： 叶靖 ,  李文杰 ,  李晓维 ,  李华伟 ,  胡瑜 ,  沈红伟 ,  钟明琛

IPC分类号： G01R31/28

摘要： 本发明涉及一种集成电路的安全测试方法与结构。本发明包括四种工作模式：注册模式，用于获取物理不可克隆函数的所有激励响应对；认证模式，用于验证测试者的权限；测试模式，用于测试集成电路；功能模式，用于电路正常功能运行。本发明还包括三种模块：Bias PUF组模块，用于对测试者的权限进行认证；Multiplexer模块，控制扫描链上的数据流，减少对测试时间的影响；Mask模块，用于保护扫描链上的关键数据不被泄露。本发明能够在不牺牲可测试性的前提下保证扫描链的安全性。