公开(公告)号：CN103729166B

公开(公告)日：2017-04-12

申请号：CN201210382173.5

申请日：2012-10-10

申请人： 华为技术有限公司 ,  中国科学院计算技术研究所

发明人： 唐士斌 ,  宋风龙 ,  王达 ,  范东睿

IPC分类号： G06F9/38

摘要： 本发明提供一种程序的线程关系确定方法、设备及系统，包括：检测系统中的第一线程发生由第一处理器至第二处理器的迁移，第一线程为第一处理器执行的目标并行程序中的一个线程，迁移到第二处理器后的第一线程作为第二线程；确定第一线程和第二线程之间的序关系。从而实现对操作系统调度而引起的同一软件线程在不同处理器上迁移的确认，进而可以确定线程迁移前后的序关系，并提高了并行程序调试的准确性。

公开(公告)号：CN104461730A

公开(公告)日：2015-03-25

申请号：CN201310444885.X

申请日：2013-09-22

申请人： 华为技术有限公司 ,  中国科学院计算技术研究所

发明人： 唐士斌 ,  唐志敏 ,  宋风龙 ,  叶笑春

IPC分类号： G06F9/50

CPC分类号： G06F9/461

摘要： 本发明实施例公开一种虚拟资源分配方法及装置，应用于计算机领域，能够避免进程上下文切换过程中对用户级线程的切换遗漏。该方法包括：在用户级线程挂起时，虚拟资源分配装置在用户级线程的控制数据块中保存所述用户级线程对应硬件资源；所述虚拟资源分配装置在所述用户级线程对应的轻量级进程的控制数据块中保存所述用户级线程对应的硬件资源。本发明的实施例应用于虚拟资源分配。

公开(公告)号：CN104461730B

公开(公告)日：2017-11-07

申请号：CN201310444885.X

申请日：2013-09-22

申请人： 华为技术有限公司 ,  中国科学院计算技术研究所

发明人： 唐士斌 ,  唐志敏 ,  宋风龙 ,  叶笑春

IPC分类号： G06F9/50

CPC分类号： G06F9/461

摘要： 本发明实施例公开一种虚拟资源分配方法及装置，应用于计算机领域，能够避免进程上下文切换过程中对用户级线程的切换遗漏。该方法包括：在用户级线程挂起时，虚拟资源分配装置在用户级线程的控制数据块中保存所述用户级线程对应硬件资源；所述虚拟资源分配装置在所述用户级线程对应的轻量级进程的控制数据块中保存所述用户级线程对应的硬件资源。本发明的实施例应用于虚拟资源分配。

公开(公告)号：CN102662868B

公开(公告)日：2015-08-19

申请号：CN201210134204.5

申请日：2012-05-02

申请人： 中国科学院计算技术研究所 ,  华为技术有限公司

发明人： 范灵俊 ,  唐士斌 ,  王达 ,  张浩 ,  范东睿

IPC分类号： G06F12/08

CPC分类号： G06F12/0864 ,  G06F1/3275 ,  G06F12/0833 ,  G06F12/0891 ,  G06F12/0895 ,  G06F2212/601 ,  G06F2212/6032 ,  G06F2212/621 ,  Y02B70/12 ,  Y02B70/123 ,  Y02D10/13 ,  Y02D10/14

摘要： 本发明提供用于处理器的动态组相联高速缓存结构，该装置在读访问发生时首先判断待访问的缓存组中的各个缓存块的有效位，并根据每个缓存块的有效位来设置该缓存块所在的缓存路的使能位；然后，读出有效的缓存块并将访存地址中标记段与所读出的各缓存块的标记块进行比对，如果命中则根据访存地址中的偏移段从所命中的缓存块的数据块中读出数据。该装置在程序执行过程中，动态改变高速缓存装置的相联度，过滤掉对无效缓存块的读操作，在基本不增加设计复杂度和影响处理器性能的情况下，有效降低高速缓存的功耗，从而降低整个处理器的功耗。

公开(公告)号：CN103729166A

公开(公告)日：2014-04-16

申请号：CN201210382173.5

申请日：2012-10-10

申请人： 华为技术有限公司 ,  中国科学院计算技术研究所

发明人： 唐士斌 ,  宋风龙 ,  王达 ,  范东睿

IPC分类号： G06F9/38

摘要： 本发明提供一种程序的线程关系确定方法、设备及系统，包括：检测系统中的第一线程发生由第一处理器至第二处理器的迁移，第一线程为第一处理器执行的目标并行程序中的一个线程，迁移到第二处理器后的第一线程作为第二线程；确定第一线程和第二线程之间的序关系。从而实现对操作系统调度而引起的同一软件线程在不同处理器上迁移的确认，进而可以确定线程迁移前后的序关系，并提高了并行程序调试的准确性。

公开(公告)号：CN102662868A

公开(公告)日：2012-09-12

申请号：CN201210134204.5

申请日：2012-05-02

申请人： 中国科学院计算技术研究所

发明人： 范灵俊 ,  唐士斌 ,  王达 ,  张浩 ,  范东睿

IPC分类号： G06F12/08

CPC分类号： G06F12/0864 ,  G06F1/3275 ,  G06F12/0833 ,  G06F12/0891 ,  G06F12/0895 ,  G06F2212/601 ,  G06F2212/6032 ,  G06F2212/621 ,  Y02B70/12 ,  Y02B70/123 ,  Y02D10/13 ,  Y02D10/14

摘要： 本发明提供用于处理器的动态组相联高速缓存结构，该装置在读访问发生时首先判断待访问的缓存组中的各个缓存块的有效位，并根据每个缓存块的有效位来设置该缓存块所在的缓存路的使能位；然后，读出有效的缓存块并将访存地址中标记段与所读出的各缓存块的标记块进行比对，如果命中则根据访存地址中的偏移段从所命中的缓存块的数据块中读出数据。该装置在程序执行过程中，动态改变高速缓存装置的相联度，过滤掉对无效缓存块的读操作，在基本不增加设计复杂度和影响处理器性能的情况下，有效降低高速缓存的功耗，从而降低整个处理器的功耗。