-
公开(公告)号：CN100483688C
公开(公告)日：2009-04-29
申请号：CN200610147428.4
申请日：2006-12-18
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8239 , H01L21/8247 , H01L21/768
摘要： 一种快闪存储器的制作方法，包括：将硅基底分为隔离区和有源区，其中硅基底上依次包含层间介电层、第一多晶硅层和第一腐蚀阻挡层，所述有源区的第一多晶硅层和第一腐蚀阻挡层沿位线方向被蚀刻形成栅极结构；在栅极结构两侧形成扩散位线；在有源区和隔离区交界处的硅基底中进行离子注入并对硅基底进行退火工艺，形成单元接触窗，所述单元接触窗位于扩散位线中。本发明控制了短沟道效应，降低静态电流。
-
公开(公告)号：CN101777558B
公开(公告)日：2012-03-28
申请号：CN200910045238.5
申请日：2009-01-13
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/105 , H01L21/8229 , H01L21/762
摘要： 本发明揭露了一种半导体存储器及其制造方法，该半导体存储器的存储单元区包括多条相互正交的位线与字线，位线为形成于半导体衬底中的埋设层，字线为形成于半导体衬底上的栅极阵列，且按照字线将存储单元区划分为多个区域，每个区域具有相同数量的字线，且相邻区域之间具有预留区，其中所述多个区域内的存储单元之间形成有浅沟槽隔离结构。相对于现有Field-less型半导体存储器，存储单元之间利用浅沟槽隔离结构来实现隔离，无需专门进行APT注入，避免了APT注入对阈值电压的影响，且节省了APT注入所需的掩膜，简化了工艺流程。同时，在各个预留区内，浅沟槽隔离结构以自对准的方式形成，便于隔离物质的填充，缓解了空隙的出现和其形状趋于卵形的情况。
-
公开(公告)号：CN100539083C
公开(公告)日：2009-09-09
申请号：CN200710040970.4
申请日：2007-05-21
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247
摘要： 一种闪存器件的制造方法，包括：提供半导体衬底；所述半导体衬底具有第一区域和第二区域，在所述第一区域和第二区域中具有浅沟槽隔离区，在所述第一区域上依次形成有第一介质层、多晶硅层的堆栈栅极结构和硬掩膜层，在所述第二区域上依次形成有第二介质层、多晶硅层和硬掩膜层；在所述具有堆栈栅极结构的第一区域上以及所述第一区域和第二区域的硬掩膜层上形成第三介质层；平坦化所述第三介质层至所述第一区域的硬掩膜层表面露出；清洗所述第二区域的硬掩膜层表面，以去除所述第二区域的硬掩膜表面的第三介质层；去除所述第一区域和第二区域的硬掩膜层。本发明闪存器件的制造方在低温氧化层平坦化工艺中不会有残留物。
-
公开(公告)号：CN101207087A
公开(公告)日：2008-06-25
申请号：CN200610147428.4
申请日：2006-12-18
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247 , H01L21/768
摘要： 一种快闪存储器的制作方法，包括：将硅基底分为隔离区和有源区，其中硅基底上依次包含层间介电层、第一多晶硅层和第一腐蚀阻挡层，所述有源区的第一多晶硅层和第一腐蚀阻挡层沿位线方向被蚀刻形成栅极结构；在栅极结构两侧形成扩散位线；在有源区和隔离区交界处的硅基底中进行离子注入并对硅基底进行退火工艺，形成单元接触窗，所述单元接触窗位于扩散位线中。本发明控制了短沟道效应，降低静态电流。
-
公开(公告)号：CN101192576A
公开(公告)日：2008-06-04
申请号：CN200710126597.4
申请日：2007-06-22
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247 , H01L21/768
摘要： 一种SONOS快闪存储器的制作方法，包括下列步骤：提供硅衬底，所述半导体衬底上依次包含氧化硅－氮化硅－氧化硅层、第一多晶硅层以及第一硬掩膜层；沿位线方向蚀刻第一硬掩膜层至露出第一多晶硅层；沿字线方向蚀刻第一硬掩膜层至露出第一多晶硅层；以第一硬掩膜层为阻挡层，蚀刻第一多晶硅层和氧化硅－氮化硅－氧化硅层至露出硅衬底，形成多晶硅栅极结构阵列。本方法避免在介电层的侧壁产生多晶硅残留，避免了不同存储单元之间产生短路。
-
公开(公告)号：CN101777558A
公开(公告)日：2010-07-14
申请号：CN200910045238.5
申请日：2009-01-13
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/105 , H01L21/8229 , H01L21/762
摘要： 本发明揭露了一种半导体存储器及其制造方法，该半导体存储器的存储单元区包括多条相互正交的位线与字线，位线为形成于半导体衬底中的埋设层，字线为形成于半导体衬底上的栅极阵列，且按照字线将存储单元区划分为多个区域，每个区域具有相同数量的字线，且相邻区域之间具有预留区，其中所述多个区域内的存储单元之间形成有浅沟槽隔离结构。相对于现有Field-less型半导体存储器，存储单元之间利用浅沟槽隔离结构来实现隔离，无需专门进行APT注入，避免了APT注入对阈值电压的影响，且节省了APT注入所需的掩膜，简化了工艺流程。同时，在各个预留区内，浅沟槽隔离结构以自对准的方式形成，便于隔离物质的填充，缓解了空隙的出现和其形状趋于卵形的情况。
-
公开(公告)号：CN101777515A
公开(公告)日：2010-07-14
申请号：CN200910045243.6
申请日：2009-01-13
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8234 , H01L21/027
摘要： 本发明揭露了一种半导体存储器的制造方法，包括：提供具有存储单元区和周边电路区的半导体衬底；在所述半导体衬底上形成栅极物质层；在所述栅极物质层上形成第一掩膜，该第一掩膜遮挡周边电路区并在存储单元区定义出栅极阵列；以所述第一掩膜为阻挡层，刻蚀形成栅极阵列；以所述第一掩膜为阻挡层，进行防穿透(APT)注入。可见，其不同于现有技术利用栅极阵列作为APT注入的阻挡层，而是保留定义存储单元区栅极阵列的掩膜，作为APT注入的阻挡层，以减少栅极阵列的厚度与APT注入的关联程度，从而根据存储单元其他性能要求来降低栅极阵列的厚度，进而提高半导体存储器的集成度。
-
公开(公告)号：CN101312159A
公开(公告)日：2008-11-26
申请号：CN200710040970.4
申请日：2007-05-21
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247
摘要： 一种闪存器件的制造方法，包括：提供半导体衬底；所述半导体衬底具有第一区域和第二区域，在所述第一区域和第二区域中具有浅沟槽隔离区，在所述第一区域上依次形成有第一介质层、多晶硅层的堆栈栅极结构和硬掩膜层，在所述第二区域上依次形成有第二介质层、多晶硅层和硬掩膜层；在所述具有堆栈栅极结构的第一区域上以及所述第一区域和第二区域的硬掩膜层上形成第三介质层；平坦化所述第三介质层至所述第一区域的硬掩膜层表面露出；清洗所述第二区域的硬掩膜层表面，以去除所述第二区域的硬掩膜表面的第三介质层；去除所述第一区域和第二区域的硬掩膜层。本发明闪存器件的制造方在低温氧化层平坦化工艺中不会有残留物。
-
公开(公告)号：CN100517657C
公开(公告)日：2009-07-22
申请号：CN200710126597.4
申请日：2007-06-22
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247 , H01L21/768
摘要： 一种SONOS快闪存储器的制作方法，包括下列步骤：提供硅衬底，所述半导体衬底上依次包含氧化硅-氮化硅-氧化硅层、第一多晶硅层以及第一硬掩膜层；沿位线方向蚀刻第一硬掩膜层至露出第一多晶硅层；沿字线方向蚀刻第一硬掩膜层至露出第一多晶硅层；以第一硬掩膜层为阻挡层，蚀刻第一多晶硅层和氧化硅-氮化硅-氧化硅层至露出硅衬底，形成多晶硅栅极结构阵列。本方法避免在介电层的侧壁产生多晶硅残留，避免了不同存储单元之间产生短路。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.036 秒)
