-
公开(公告)号：CN101996934B
公开(公告)日：2012-07-18
申请号：CN200910056769.4
申请日：2009-08-20
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768
摘要： 一种半导体器件的制作方法：依次刻蚀氮氧化硅层、第二氧化硅层、第二刻蚀终止层及第一氧化硅层，在第一刻蚀终止层停止刻蚀，形成连接孔；在所述连接孔内及氮氧化硅层表面涂布底部抗反射层BARC，所述BARC填充满连接孔；在所述BARC的表面涂布第一光阻胶层，并图案化所述第一光阻胶层，图案化第一光阻胶层的开口与连接孔对应；回刻连接孔内的BARC；去除第一光阻胶层；在露出的BARC表面涂布第二光阻胶层，并图案化所述第二光阻胶层，图案化第二光阻胶层的开口为沟槽的宽度；以图案化的第二光阻胶层为腌膜，进行沟槽刻蚀，形成沟槽。该方法在利用图案化的光阻胶定义沟槽位置时，能够增大曝光机的控制窗口，并且能够解决沟槽内的尖刺缺陷。
-
公开(公告)号：CN101312152B
公开(公告)日：2012-06-06
申请号：CN200710041093.2
申请日：2007-05-23
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768
摘要： 一种位线接触的形成方法，包括如下步骤：提供半导体衬底，所述半导体衬底中形成有位线注入区；在半导体衬底上形成介质层以及在介质层中形成开口；在半导体衬底形成栓塞注入区；在介质层上及开口的侧壁和底部形成金属钛层以及氮化钛层；将栓塞注入区和金属钛层同时进行退火；形成位线接触。本发明通过将形成的栓塞注入区的退火与形成硅化钛层的退火同时进行，由于可以采用较低温度退火，形成的硅化钛层厚度均匀，不会造成漏电流的增大。同时由于没有采用现有技术的高温化学气相沉积工艺形成硅化钛层，减少了半导体器件的热预算，防止了由于高温化学气相沉积工艺对半导体器件性能的影响。
-
公开(公告)号：CN101989605A
公开(公告)日：2011-03-23
申请号：CN200910055762.0
申请日：2009-07-31
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/115 , H01L29/792 , H01L29/08
摘要： 本发明公开了一种提高经过多次擦写周期后电荷保持能力的存储单元结构，包括：在半导体衬底上形成的氧化层-氮化层-氧化层ONO电荷存储层；在所述ONO电荷存储层上形成的位线多晶硅栅；在所述位线多晶硅栅的两侧形成的位线侧壁层；在半导体衬底上以位线多晶硅栅和位线侧壁层为掩蔽，进行口袋(PKT)注入，形成的PKT区；在半导体衬底上以位线多晶硅栅和位线侧壁层为掩蔽，进行位线注入，形成的位线注入区；所述位线多晶硅栅和位线注入区在半导体衬底内有重叠，重叠部分长度为27～33纳米。该结构能够有效提高存储装置的电荷保持能力。
-
公开(公告)号：CN101207064B
公开(公告)日：2010-08-11
申请号：CN200610147798.8
申请日：2006-12-22
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/762 , H01L21/822
摘要： 一种器件隔离区的形成方法，包括下列步骤：提供包含外围电路区和存储单元区的硅衬底；在硅衬底上依次形成垫氧化层和氮化硅层；蚀刻垫氧化层、氮化硅层及硅衬底，形成沟槽；在氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；研磨绝缘氧化层至露出氮化硅层；在外围电路区形成光刻胶；以光刻胶为掩膜，蚀刻存储单元区的绝缘氧化层直至与外围电路区绝缘氧化层高度一致；去除光刻胶、氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。经上述步骤，降低了存储单元浅槽隔离结构的高度，避免后续平坦化多晶硅层过程中，存储单元区的浅沟槽隔离结构产生过研磨，避免存储单元区后续字线的蚀刻过程中产生多晶硅层的残留，使字线短路。
-
公开(公告)号：CN101312159A
公开(公告)日：2008-11-26
申请号：CN200710040970.4
申请日：2007-05-21
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247
摘要： 一种闪存器件的制造方法，包括：提供半导体衬底；所述半导体衬底具有第一区域和第二区域，在所述第一区域和第二区域中具有浅沟槽隔离区，在所述第一区域上依次形成有第一介质层、多晶硅层的堆栈栅极结构和硬掩膜层，在所述第二区域上依次形成有第二介质层、多晶硅层和硬掩膜层；在所述具有堆栈栅极结构的第一区域上以及所述第一区域和第二区域的硬掩膜层上形成第三介质层；平坦化所述第三介质层至所述第一区域的硬掩膜层表面露出；清洗所述第二区域的硬掩膜层表面，以去除所述第二区域的硬掩膜表面的第三介质层；去除所述第一区域和第二区域的硬掩膜层。本发明闪存器件的制造方在低温氧化层平坦化工艺中不会有残留物。
-
公开(公告)号：CN101312152A
公开(公告)日：2008-11-26
申请号：CN200710041093.2
申请日：2007-05-23
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768
摘要： 一种位线接触的形成方法，包括如下步骤：提供半导体衬底，所述半导体衬底中形成有位线注入区；在半导体衬底上形成介质层以及在介质层中形成开口；在半导体衬底形成栓塞注入区；在介质层上及开口的侧壁和底部形成金属钛层以及氮化钛层；将栓塞注入区和金属钛层同时进行退火；形成位线接触。本发明通过将形成的栓塞注入区的退火与形成硅化钛层的退火同时进行，由于可以采用较低温度退火，形成的硅化钛层厚度均匀，不会造成漏电流的增大。同时由于没有采用现有技术的高温化学气相沉积工艺形成硅化钛层，减少了半导体器件的热预算，防止了由于高温化学气相沉积工艺对半导体器件性能的影响。
-
公开(公告)号：CN101207064A
公开(公告)日：2008-06-25
申请号：CN200610147798.8
申请日：2006-12-22
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/762 , H01L21/822
摘要： 一种器件隔离区的形成方法，包括下列步骤：提供包含外围电路区和存储单元区的硅衬底；在硅衬底上依次形成垫氧化层和氮化硅层；蚀刻垫氧化层、氮化硅层及硅衬底，形成沟槽；在氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；研磨绝缘氧化层至露出氮化硅层；在外围电路区形成光刻胶；以光刻胶为掩膜，蚀刻存储单元区的绝缘氧化层直至与外围电路区绝缘氧化层高度一致；去除光刻胶、氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。经上述步骤，降低了存储单元浅槽隔离结构的高度，避免后续平坦化多晶硅层过程中，存储单元区的浅沟槽隔离结构产生过研磨，避免存储单元区后续字线的蚀刻过程中产生多晶硅层的残留，使字线短路。
-
公开(公告)号：CN101989605B
公开(公告)日：2012-05-30
申请号：CN200910055762.0
申请日：2009-07-31
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/115 , H01L29/792 , H01L29/08
摘要： 本发明公开了一种提高经过多次擦写周期后电荷保持能力的存储单元结构，包括：在半导体衬底上形成的氧化层-氮化层-氧化层ONO电荷存储层；在所述ONO电荷存储层上形成的位线多晶硅栅；在所述位线多晶硅栅的两侧形成的位线侧壁层；在半导体衬底上以位线多晶硅栅和位线侧壁层为掩蔽，进行口袋(PKT)注入，形成的PKT区；在半导体衬底上以位线多晶硅栅和位线侧壁层为掩蔽，进行位线注入，形成的位线注入区；所述位线多晶硅栅和位线注入区在半导体衬底内有重叠，重叠部分长度为27～33纳米。该结构能够有效提高存储装置的电荷保持能力。
-
公开(公告)号：CN100539083C
公开(公告)日：2009-09-09
申请号：CN200710040970.4
申请日：2007-05-21
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247
摘要： 一种闪存器件的制造方法，包括：提供半导体衬底；所述半导体衬底具有第一区域和第二区域，在所述第一区域和第二区域中具有浅沟槽隔离区，在所述第一区域上依次形成有第一介质层、多晶硅层的堆栈栅极结构和硬掩膜层，在所述第二区域上依次形成有第二介质层、多晶硅层和硬掩膜层；在所述具有堆栈栅极结构的第一区域上以及所述第一区域和第二区域的硬掩膜层上形成第三介质层；平坦化所述第三介质层至所述第一区域的硬掩膜层表面露出；清洗所述第二区域的硬掩膜层表面，以去除所述第二区域的硬掩膜表面的第三介质层；去除所述第一区域和第二区域的硬掩膜层。本发明闪存器件的制造方在低温氧化层平坦化工艺中不会有残留物。
-
公开(公告)号：CN100539082C
公开(公告)日：2009-09-09
申请号：CN200710039564.6
申请日：2007-04-17
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247 , H01L21/768 , H01L27/115 , H01L23/522
摘要： 一种快闪存储器的制作方法，包括：沿字线方向依次蚀刻所述第二多晶硅层和第二蚀刻阻挡层，直至暴露出介电层，形成字线，保留字线以外区域的三层堆叠结构；在字线两侧形成侧墙；去除第二蚀刻阻挡层，并且在第二多晶硅层和介质层上形成过渡金属，通过退火与字线反应形成硅化物层；去除多余未反应的过渡金属，形成SONOS快闪存储器。本发明在制作SONOS快闪存储器中，通过在字线以外区域保留SONOS快闪存储器的介质层-捕获电荷层-介质层的三层堆叠结构以及在字线两侧形成侧墙，充分对字线与字线之间、字线与位线之间以及字线与半导体衬底之间进行了隔离，防止形成短路通道，造成漏电流。
-
-
-
-
-
-
-
-
-
搜索结果
30 条记录 (耗时 0.043 秒)
