-
公开(公告)号：CN118265442A
公开(公告)日：2024-06-28
申请号：CN202211662270.X
申请日：2022-12-26
摘要： 本申请提供一种半导体结构及其形成方法，所述半导体结构包括：衬底；第一极板，位于所述衬底上；介电层，位于所述衬底和所述第一极板上；第二极板，和所述第一极板的位置对应，且包括依次堆叠于所述介电层上的第一导电层和第二导电层，其中所述第一导电层的底面向所述第一极板的方向凹陷。所述半导体结构能够提高高压电容结构单位厚度的抗击穿能力。
-
公开(公告)号：CN107516658B
公开(公告)日：2021-01-22
申请号：CN201610427303.0
申请日：2016-06-16
IPC分类号： H01L27/06 , H01L21/8249
摘要： 本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。包括：半导体衬底；埋层，具有第一导电类型，设置于所述半导体衬底中，并且靠近所述半导体衬底表面；外延层，具有第二导电类型，设置于所述半导体衬底的表面上；第一阱区，具有第二导电类型，设置于所述外延层中，对应位于所述埋层的上方；第二阱区，具有第一导电类型，设置于所述外延层中，靠近所述外延层表面，并且对应位于所述第一阱区的上方。本发明的半导体器件，避免了具有相同导电类型的阱区和埋层之间的穿通问题的出现，降低了器件的漏电流，使得器件具有更高的性能。
-
公开(公告)号：CN100592471C
公开(公告)日：2010-02-24
申请号：CN200710044055.2
申请日：2007-07-20
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/265
摘要： 本发明提供一种制造NOR FLASH芯片的离子注入方法，该方法包括离子注入步骤：气体带着要掺的杂质在离子注入机中离化，采用高电压和磁场来控制并加速离子，致使所述高能杂质离子穿透涂胶硅片的表面；该方法的离子注入步骤中，注入的砷离子浓度大于3*1015颗/cm2。本发明通过提高砷离子注入的注入浓度及注入速度来增加注入砷离子的数量，从而降低导线的阻值；阻值降低后，自然就会为电流产生畅通的通道。
-
公开(公告)号：CN114078747A
公开(公告)日：2022-02-22
申请号：CN202010815465.8
申请日：2020-08-14
IPC分类号： H01L21/768 , H01L23/522
摘要： 本申请提供半导体结构及其形成方法，所述结构包括：半导体衬底，所述半导体衬底表面形成有第一金属层；第一介质层以及贯穿所述第一介质层且连接所述第一金属层的第一层间连接结构，所述第一介质层位于所述第一金属层表面；以此类推，第n介质层以及贯穿所述第n介质层且直接连接第m层间连接结构的第n层间连接结构，所述第n介质层位于第m介质层表面，其中，所述m为n‑1，所述n为大于等于二的整数。所述半导体结构中，相邻两层层间连接结构直接连接在一起，不需要使用额外的金属层来电连接，一方面减少相关材料的使用，可以降低成本，减少了金属层的形成，简化了工艺，另一方面可提高层间介质层的结构稳定性，从提高器件可靠性。
-
公开(公告)号：CN101378038A
公开(公告)日：2009-03-04
申请号：CN200710045483.7
申请日：2007-08-31
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247 , H01L21/762
摘要： 本发明提供了一种可提高良品率的闪存制作方法，其制作在硅衬底上。现有技术中在制作沟槽隔离结构时具有高温热处理步骤而在有源区产生大量位错致使闪存良品率较低。本发明的可提高良品率的闪存制作方法首先在硅衬底上制作隔离沟槽以定义出有源区；然后进行沟槽顶角圆滑；之后进行沟槽填充并进行化学机械抛光；接着在该有源区上制作隧道氧化层和浮栅；然后进行离子注入以形成源极和漏极；最后在该浮栅上制作层间绝缘层和控制栅。采用本发明的闪存制作方法可大大提高闪存产品的良品率。
-
公开(公告)号：CN118553735A
公开(公告)日：2024-08-27
申请号：CN202310181458.0
申请日：2023-02-27
IPC分类号： H01L27/02 , H01L21/8249 , H01L27/07
摘要： 一种静电放电保护电路、静电放电保护器件及其形成方法，其中，静电放电保护器件包括：衬底，衬底包括第一晶体管区、第二晶体管区、以及三极管区；位于的三极管区内的基极区以及基极区内的发射极掺杂区和集电极掺杂区，发射极掺杂区用于连接输入输出端，集电极掺杂区用于接地；位于第一晶体管区上的至少一个第一栅极、第一源区和第一漏区，第一源区用于连接基极区，第一漏区用于连接输入输出端，第一栅极用于接地；位于第二晶体管区上的至少一个第二栅极、第二源区和第二漏区，第二源区用于连接基极区，第二漏区用于接地，第二栅极用于连接输入输出端。所述静电放电保护电路、静电放电保护器件及其形成方法提升了器件的稳定性。
-
公开(公告)号：CN117672975A
公开(公告)日：2024-03-08
申请号：CN202211052192.1
申请日：2022-08-30
IPC分类号： H01L21/8238 , H01L27/092
摘要： 本申请提供半导体结构及其形成方法，所述方法包括：基底，所述基底包括器件区和隔离区，所述器件区的基底表面形成有第一金属层，所述隔离区的基底表面形成有下极板；依次位于所述基板、所述第一金属层和所述下极板的表面的第一介质层、第一绝缘层和第二介质层；第二金属层，位于所述器件区的第二介质层表面；依次位于所述第二介质层和所述第二金属层的表面的第三介质层、第二绝缘层、第四介质层和第五介质层；第三金属层和上极板，分别位于所述器件区的第五介质层表面和所述隔离区的第五介质层表面；第六介质层，位于所述第五介质层、所述第三金属层和所述上极板的表面。本申请的半导体结构及其形成方法，可以提高CMOS隔离器的击穿电压。
-
公开(公告)号：CN117672973A
公开(公告)日：2024-03-08
申请号：CN202211045390.5
申请日：2022-08-30
IPC分类号： H01L21/8238 , H01L29/06 , H01L23/64 , H01L27/092
摘要： 本申请提供半导体结构及其形成方法，所述结构包括：半导体衬底，所述半导体衬底包括器件区和隔离区，所述器件区的半导体衬底中形成有有源器件，所述隔离区的半导体衬底中形成有隔离结构；层间介质层，位于所述半导体衬底表面；至少一层中空结构，所述至少一层中空结构位于所述隔离区的层间介质层中，所述中空结构包括若干小孔；下极板，位于所述至少一层中空结构上方的层间介质层表面，所述至少一层中空结构在竖直方向的投影完全位于所述下极板在竖直方向的投影内。本申请提供一种半导体结构及其形成方法，可以减小下极板和半导体衬底之间的寄生电容，提高隔离器数据传输的准确性。
-
公开(公告)号：CN117199046A
公开(公告)日：2023-12-08
申请号：CN202210618451.6
申请日：2022-06-01
IPC分类号： H01L23/522 , H01L21/56 , H01L23/31 , H01L23/64
摘要： 一种半导体结构其形成方法，结构包括：衬底，所述衬底包括隔离区；位于隔离区上的第一电极板；位于第一电极板上的第一介质结构；位于第一介质结构上的第二电极板，所述第二电极板在衬底上的投影范围与所述第一电极板在衬底上的投影范围部分或全部重合；位于第二电极板侧壁的侧墙结构；位于侧墙结构上和第一介质结构上的钝化层，所述侧墙结构的介电常数大于所述钝化层的介电常数。所述半导体结构的性能得到提升。
-
公开(公告)号：CN114068391A
公开(公告)日：2022-02-18
申请号：CN202010748146.X
申请日：2020-07-30
IPC分类号： H01L21/768 , H01L21/67 , H01L21/683
摘要： 本申请提供半导体结构的形成方法，所述方法包括：提供晶圆，所述晶圆包括第一表面和第二表面；使所述晶圆的第二表面与反应腔中的加热器接触；通过所述加热器中的真空管路抽气，使所述晶圆的第二表面和所述加热器之间的气压小于100毫托；向所述反应腔中通入惰性气体使所述反应腔中的气压为30托至90托。本申请所述的半导体结构的形成方法，在晶圆进入反应腔中放置在加热器上后，迅速使用加热器的真空管路吸附住晶圆，并在晶圆正面加上一定的压力，阻止晶圆由于热应力引起的形变，达到均匀加热晶圆进而均匀填充晶圆中心和边缘通孔的目的。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.053 秒)
