-
公开(公告)号：CN118265442A
公开(公告)日：2024-06-28
申请号：CN202211662270.X
申请日：2022-12-26
摘要： 本申请提供一种半导体结构及其形成方法，所述半导体结构包括：衬底；第一极板，位于所述衬底上；介电层，位于所述衬底和所述第一极板上；第二极板，和所述第一极板的位置对应，且包括依次堆叠于所述介电层上的第一导电层和第二导电层，其中所述第一导电层的底面向所述第一极板的方向凹陷。所述半导体结构能够提高高压电容结构单位厚度的抗击穿能力。
-
公开(公告)号：CN114078747A
公开(公告)日：2022-02-22
申请号：CN202010815465.8
申请日：2020-08-14
IPC分类号： H01L21/768 , H01L23/522
摘要： 本申请提供半导体结构及其形成方法，所述结构包括：半导体衬底，所述半导体衬底表面形成有第一金属层；第一介质层以及贯穿所述第一介质层且连接所述第一金属层的第一层间连接结构，所述第一介质层位于所述第一金属层表面；以此类推，第n介质层以及贯穿所述第n介质层且直接连接第m层间连接结构的第n层间连接结构，所述第n介质层位于第m介质层表面，其中，所述m为n‑1，所述n为大于等于二的整数。所述半导体结构中，相邻两层层间连接结构直接连接在一起，不需要使用额外的金属层来电连接，一方面减少相关材料的使用，可以降低成本，减少了金属层的形成，简化了工艺，另一方面可提高层间介质层的结构稳定性，从提高器件可靠性。
-
公开(公告)号：CN116435289A
公开(公告)日：2023-07-14
申请号：CN202111677980.5
申请日：2021-12-31
IPC分类号： H01L23/522 , H01L23/64 , H10N97/00
摘要： 一种半导体结构及其形成方法，方法包括：提供基底层，基底层包括电容区；在电容区中，在基底层的顶部形成第一极板；在基底层的顶部和第一极板的顶部形成绝缘层，绝缘层包括叠层结构的主介电层和电场调节层，电场调节层的介电常数大于主介电层的介电常数，其中，电场调节层位于主介电层和第一极板之间，或者，电场调节层位于主介电层的顶部，或者，电场调节层分别位于主介电层和第一极板之间、以及主介电层的顶部；在电容区的绝缘层的顶部形成第二极板，第二极板位于第一极板的顶部上方，第二极板、第一极板、以及位于第二极板和第一极板之间的绝缘层用于构成电容结构。提高第一极板和第二极板之间抗击穿能力，提高半导体结构的性能。
-
公开(公告)号：CN118553735A
公开(公告)日：2024-08-27
申请号：CN202310181458.0
申请日：2023-02-27
IPC分类号： H01L27/02 , H01L21/8249 , H01L27/07
摘要： 一种静电放电保护电路、静电放电保护器件及其形成方法，其中，静电放电保护器件包括：衬底，衬底包括第一晶体管区、第二晶体管区、以及三极管区；位于的三极管区内的基极区以及基极区内的发射极掺杂区和集电极掺杂区，发射极掺杂区用于连接输入输出端，集电极掺杂区用于接地；位于第一晶体管区上的至少一个第一栅极、第一源区和第一漏区，第一源区用于连接基极区，第一漏区用于连接输入输出端，第一栅极用于接地；位于第二晶体管区上的至少一个第二栅极、第二源区和第二漏区，第二源区用于连接基极区，第二漏区用于接地，第二栅极用于连接输入输出端。所述静电放电保护电路、静电放电保护器件及其形成方法提升了器件的稳定性。
-
公开(公告)号：CN117672975A
公开(公告)日：2024-03-08
申请号：CN202211052192.1
申请日：2022-08-30
IPC分类号： H01L21/8238 , H01L27/092
摘要： 本申请提供半导体结构及其形成方法，所述方法包括：基底，所述基底包括器件区和隔离区，所述器件区的基底表面形成有第一金属层，所述隔离区的基底表面形成有下极板；依次位于所述基板、所述第一金属层和所述下极板的表面的第一介质层、第一绝缘层和第二介质层；第二金属层，位于所述器件区的第二介质层表面；依次位于所述第二介质层和所述第二金属层的表面的第三介质层、第二绝缘层、第四介质层和第五介质层；第三金属层和上极板，分别位于所述器件区的第五介质层表面和所述隔离区的第五介质层表面；第六介质层，位于所述第五介质层、所述第三金属层和所述上极板的表面。本申请的半导体结构及其形成方法，可以提高CMOS隔离器的击穿电压。
-
公开(公告)号：CN117672973A
公开(公告)日：2024-03-08
申请号：CN202211045390.5
申请日：2022-08-30
IPC分类号： H01L21/8238 , H01L29/06 , H01L23/64 , H01L27/092
摘要： 本申请提供半导体结构及其形成方法，所述结构包括：半导体衬底，所述半导体衬底包括器件区和隔离区，所述器件区的半导体衬底中形成有有源器件，所述隔离区的半导体衬底中形成有隔离结构；层间介质层，位于所述半导体衬底表面；至少一层中空结构，所述至少一层中空结构位于所述隔离区的层间介质层中，所述中空结构包括若干小孔；下极板，位于所述至少一层中空结构上方的层间介质层表面，所述至少一层中空结构在竖直方向的投影完全位于所述下极板在竖直方向的投影内。本申请提供一种半导体结构及其形成方法，可以减小下极板和半导体衬底之间的寄生电容，提高隔离器数据传输的准确性。
-
公开(公告)号：CN117199046A
公开(公告)日：2023-12-08
申请号：CN202210618451.6
申请日：2022-06-01
IPC分类号： H01L23/522 , H01L21/56 , H01L23/31 , H01L23/64
摘要： 一种半导体结构其形成方法，结构包括：衬底，所述衬底包括隔离区；位于隔离区上的第一电极板；位于第一电极板上的第一介质结构；位于第一介质结构上的第二电极板，所述第二电极板在衬底上的投影范围与所述第一电极板在衬底上的投影范围部分或全部重合；位于第二电极板侧壁的侧墙结构；位于侧墙结构上和第一介质结构上的钝化层，所述侧墙结构的介电常数大于所述钝化层的介电常数。所述半导体结构的性能得到提升。
-
公开(公告)号：CN114068391A
公开(公告)日：2022-02-18
申请号：CN202010748146.X
申请日：2020-07-30
IPC分类号： H01L21/768 , H01L21/67 , H01L21/683
摘要： 本申请提供半导体结构的形成方法，所述方法包括：提供晶圆，所述晶圆包括第一表面和第二表面；使所述晶圆的第二表面与反应腔中的加热器接触；通过所述加热器中的真空管路抽气，使所述晶圆的第二表面和所述加热器之间的气压小于100毫托；向所述反应腔中通入惰性气体使所述反应腔中的气压为30托至90托。本申请所述的半导体结构的形成方法，在晶圆进入反应腔中放置在加热器上后，迅速使用加热器的真空管路吸附住晶圆，并在晶圆正面加上一定的压力，阻止晶圆由于热应力引起的形变，达到均匀加热晶圆进而均匀填充晶圆中心和边缘通孔的目的。
-
公开(公告)号：CN118231444A
公开(公告)日：2024-06-21
申请号：CN202211638876.X
申请日：2022-12-20
IPC分类号： H01L29/06 , H01L29/36 , H01L29/78 , H01L21/336
摘要： 本发明实施例涉及一种半导体结构及其形成方法，所述半导体结构包括：具有第一掺杂类型的衬底；位于所述衬底上的外延层，所述外延层包括沿第一方向相邻设置的第一掺杂类型区和第二掺杂类型区，所述第一方向平行于所述衬底；所述第一掺杂类型区与所述第二掺杂类型区的离子掺杂总量相等，离子掺杂类型不同，且离子掺杂浓度的梯度方向相反。本发明实施例提供了一种局部电荷非平衡、总体电荷平衡的掺杂结构，该掺杂结构能够同时具有低导通电阻和高耐压特性，从而可以提高半导体器件的电学性能。
-
公开(公告)号：CN115910608A
公开(公告)日：2023-04-04
申请号：CN202111161489.7
申请日：2021-09-30
摘要： 一种电容隔离器及其形成方法，其中电容隔离器包括：衬底；位于所述衬底上的底层电极板；位于所述底层电极板上的绝缘结构；位于所述绝缘结构上的顶层电极板；位于所述底层电极板和所述顶层电极板中的至少一者侧壁的第三覆盖层，所述第三覆盖层的材料包括金属氮化物。金属氮化物中氮原子占据着金属晶格中的间隙位置，使得金属氮化物中电子的迁移能力远弱于金属，这种形成第三覆盖层的金属氮化物能够起到电子缓冲层的作用，从而提高电容隔离器极板侧壁处的绝缘结构的抗击穿能力及减小电容隔离器的漏电。另外金属氮化物还可以有效防止底层电极板或顶层电极板中的电子迁移，使得电容隔离器的经时击穿也得到较大的改善。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.095 秒)
