基于串行和解串SerDes模型的通信系统及方法

    公开(公告)号:CN115664427A

    公开(公告)日:2023-01-31

    申请号:CN202211575590.1

    申请日:2022-12-09

    IPC分类号: H03M9/00

    摘要: 本发明属于数据信息传输及电数据处理技术领域,尤其涉及基于串行和解串SerDes模型的通信系统及方法,其包括在发送时钟的控制下,并行发送数据通过串行单元的并转串转换为串行发送数据,在接收时钟的控制下,串行接收数据通过解串单元的串转并转换为并行接收数据本发明解决现有技术存在由于串行和解串的时钟电路复杂,导致复位时间较长,进而影响验证速度的问题,具有结构简洁,替代真实serdes先进行与被测设备dut的调试工作的技术效果。

    基于SRIO GEN4协议的自动化验证平台实现方法

    公开(公告)号:CN116185841A

    公开(公告)日:2023-05-30

    申请号:CN202211732036.X

    申请日:2022-12-30

    IPC分类号: G06F11/36

    摘要: 本发明提供了一种基于SRIO GEN4协议的自动化验证平台实现方法,依据客户验证对象特性参数脚本生成匹配的验证环境;若DUT功能为Switch模式,依据设计需求完成路由配置,完成功能收敛;若配置为Bridge模式,依据设计需求完成转换协议的激励预期;若配置为Endpoint模式时,环境自动产生。本发明有益效果:基于SRIO GEN4协议的自动化验证平台实现方法,同时BFM控制器部分完成MPW验证,能保证协议一致性。此自动化验证平台用户维护的时间成本取决于用户路由设计复杂度及桥片模式参考模型复杂度及实现方式。

    UVM验证平台系统和验证方法

    公开(公告)号:CN115694740B

    公开(公告)日:2023-03-10

    申请号:CN202211719836.8

    申请日:2022-12-30

    摘要: 本公开提出了一种UVM验证平台系统和验证方法。本公开的UVM验证平台系统,由配置管理组件根据需要验证的PCS模块的频点进行相应的时钟配置,由第一验证组件发出第一串行数据帧,由串并转换组件根据时钟配置进行串行转换,由DUT组件对第一串行数据帧进行环回处理,最终由第一验证组件将得到的第二串行数据帧与第一串行数据帧进行逐帧比对,以此实现对包括多个PCS模块的FC系统的验证。本公开适用于FC系统多PCS场景,使得多PCS下频点可以正常切换,适用于FC系统的速率自适应,数据可按照不同频点特征进行比对,保证验证功能的完整性和数据比对的正确性。解决了现有技术不适用于对多PCS的FC系统进行验证的技术难题。

    UVM验证平台系统和验证方法

    公开(公告)号:CN115694740A

    公开(公告)日:2023-02-03

    申请号:CN202211719836.8

    申请日:2022-12-30

    摘要: 本公开提出了一种UVM验证平台系统和验证方法。本公开的UVM验证平台系统,由配置管理组件根据需要验证的PCS模块的频点进行相应的时钟配置,由第一验证组件发出第一串行数据帧,由串并转换组件根据时钟配置进行串行转换,由DUT组件对第一串行数据帧进行环回处理,最终由第一验证组件将得到的第二串行数据帧与第一串行数据帧进行逐帧比对,以此实现对包括多个PCS模块的FC系统的验证。本公开适用于FC系统多PCS场景,使得多PCS下频点可以正常切换,适用于FC系统的速率自适应,数据可按照不同频点特征进行比对,保证验证功能的完整性和数据比对的正确性。解决了现有技术不适用于对多PCS的FC系统进行验证的技术难题。