公开(公告)号：CN106783555B

公开(公告)日：2019-12-03

申请号：CN201710002753.X

申请日：2017-01-03

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 陈磊 ,  董宜萍 ,  安杨

IPC分类号： H01L21/027

摘要： 本申请提供一种多层膜层图案、多层膜层图案的制作方法及阵列基板，以解决现有技术在通过一次成膜形成两层图案化的功能层膜层时，多层膜层图案的制作效率较低的问题。所述制作方法包括：在衬底上依次形成第一功能层薄膜和第二功能层薄膜；在所述第二功能层薄膜上形成图案化的第一光刻胶层；利用所述第一光刻胶层的遮挡，形成第二功能层的图案；在所述第一光刻胶层上形成图案化的第二光刻胶层；利用所述第二光刻胶层的遮挡，形成第一功能层的图案，其中，所述第一功能层的图案与所述第二功能层的图案在所述衬底上的正投影互不交叠；同时去除所述第二层光刻胶层和所述第一层光刻胶层。

公开(公告)号：CN105140181A

公开(公告)日：2015-12-09

申请号：CN201510605434.9

申请日：2015-09-21

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 陈磊 ,  彭志龙 ,  代伍坤 ,  张磊 ,  仇淼

IPC分类号： H01L21/77 ,  H01L27/12

CPC分类号： H01L27/1244 ,  H01L27/124 ,  H01L27/127 ,  H01L27/1288 ,  H01L27/1259

摘要： 本发明提供了一种TFT阵列基板的制造方法、TFT阵列基板及显示装置，涉及显示技术领域，能够在不增加TFT阵列基板的耦合电容的前提下，解决源极信号线断裂所引起的信号无法传输的问题。其中，所述一种TFT阵列基板的制造方法包括：在衬底基板上依次形成透明导电层和源漏金属层；对源漏金属层和透明导电层进行一次构图工艺，形成相重叠的源极信号线和像素电极线。前述制造方法用于TFT阵列基板的制造。

公开(公告)号：CN106684039B

公开(公告)日：2019-12-24

申请号：CN201710067036.5

申请日：2017-02-07

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 董宜萍 ,  陈磊 ,  王生辉

IPC分类号： H01L21/82

摘要： 本发明公开了一种阵列基板制造方法及阵列基板，属于显示器领域。所述方法包括：提供一基板；在所述基板上依次制作栅极层、栅极绝缘层、有源层、源漏极层和钝化层；在所述钝化层上形成一层光刻胶；将待形成栅极过孔的区域的光刻胶全部去除，并将待形成源极过孔的区域的光刻胶去除掉设定厚度，所述设定厚度小于所述光刻胶的总厚度；对光刻胶全部去除的区域进行刻蚀；将待形成源极过孔的区域的光刻胶全部去除；再次对光刻胶全部去除的区域进行刻蚀，直到露出源漏极层和栅极层。上述阵列基板制造方法在进行刻蚀时，没有造成源极出现过刻现象，保证了源极信号的正常传输。

公开(公告)号：CN105974690B

公开(公告)日：2019-04-26

申请号：CN201610587218.0

申请日：2016-07-22

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 张磊 ,  李嘉鹏 ,  张静 ,  陈磊 ,  孙东江

IPC分类号： G02F1/1343 ,  G02F1/1362

摘要： 本发明的实施例提供一种掩模板、阵列基板、显示面板及显示装置，涉及显示技术领域，可改善现有技术中公共电极与栅线或像素电极的短路问题。所述阵列基板包括设置在衬底上的栅线、公共电极线、以及公共电极和像素电极，公共电极通过公共电极过孔与公共电极线电连接；公共电极在与公共电极过孔对应的区域包括挖空部分和保留部分；保留部分位于靠近公共电极线的栅线和靠近公共电极线的像素电极之间，并通过公共电极过孔与公共电极线电连接；其中，保留部分与栅线和所述像素电极无交叠；挖空部分至少位于保留部分的靠近栅线的一侧且位于保留部分与栅线之间，和/或，挖空部分至少位于保留部分的靠近像素电极的一侧且位于保留部分与像素电极之间。

公开(公告)号：CN105161506B

公开(公告)日：2018-02-27

申请号：CN201510719693.4

申请日：2015-10-29

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 李嘉鹏 ,  陈磊 ,  张磊

IPC分类号： H01L27/12 ,  H01L21/77 ,  G02F1/1362

CPC分类号： G02F1/136213 ,  G02F1/133351 ,  G02F1/1339 ,  G02F1/136204 ,  G02F1/136227 ,  G02F1/136286 ,  G02F2001/133334 ,  H01L21/77 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1288

摘要： 本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可阻挡阵列基板与彩膜基板对盒后，导电胶从彩膜基板的切割破损处向内渗透到阵列基板的外围引线上，避免外围引线信号受到串扰，减小由于导电胶内渗而产生的显示装置显示不良的问题。该阵列基板包括：外围引线；接地信号端，用于通过导电胶与彩膜基板上的透明导电层连接；所述阵列基板还包括：位于所述外围引线与所述接地信号端之间的挡墙结构，用于阻挡所述导电胶向所述外围引线方向渗透。用于阵列基板及包括该阵列基板的显示装置的制备。

公开(公告)号：CN104298033B

公开(公告)日：2017-02-08

申请号：CN201410484549.2

申请日：2014-09-19

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 陈磊 ,  彭志龙 ,  代伍坤 ,  刘还平

IPC分类号： G02F1/1362

CPC分类号： G02F1/136286 ,  G02F2001/136218 ,  G02F2001/136295 ,  H01L27/124 ,  H01L27/1259

摘要： 本发明涉及一种像素结构及其制备方法、显示面板及显示装置，所述像素结构包括多列像素以及多条位于相邻列像素间的数据线，每个像素包括像素电极以及具有栅极、有源层、源极和漏极的薄膜晶体管，所述栅极与有源层间设有栅极保护层，所述栅极保护层中设有至少部分位于两相邻列像素之间的沟槽；两相邻列像素的像素电极的相对端部，以及两相邻列像素之间的数据线中，一个位于所述沟槽内，另一个位于所述栅极保护层无沟槽处的表面上。所述像素结构可以减小数据线与像素电极之间的电容耦合效应，从而减小对数据线中信号传输的干扰，此外，还可以减小像素结构制备过程中的工艺波动对像素性能及其均一性的影响。

公开(公告)号：CN104503178A

公开(公告)日：2015-04-08

申请号：CN201410857208.5

申请日：2014-12-31

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 陈磊 ,  彭志龙 ,  代伍坤 ,  刘还平

IPC分类号： G02F1/1362 ,  G02F1/1368 ,  H01L27/12 ,  H01L21/77

CPC分类号： H01L27/1244 ,  G02F1/136286 ,  G02F1/134309 ,  G02F1/13439 ,  H01L27/1259

摘要： 本发明公开了一种阵列基板、其制备方法及显示装置，由于在第一信号线和第二信号线的交叠区域设置有连接部，该连接部具有导电性，且连接部与第二信号线直接接触，因此，即使当位于上方的第二信号线在第一信号线与第二信号线的交叠区域由于端差大导致断裂时，与第二信号点电连接的连接仍然可以起到电连接第二信号的作用，从而避免由于信号线在交叠区域发生断裂而影响信号传输。

公开(公告)号：CN104362155A

公开(公告)日：2015-02-18

申请号：CN201410679820.8

申请日：2014-11-24

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 陈磊 ,  刘还平 ,  彭志龙 ,  代伍坤

IPC分类号： H01L27/12 ,  H01L21/77

CPC分类号： H01L27/124 ,  H01L27/1244

摘要： 本发明涉及显示技术领域，公开了一种阵列基板及其制作方法、显示装置。所述阵列基板上的信号线包括至少两个电性连接的导电层，当一个导电层发生断裂时，可以通过其他导电层传输信号，提高了信号线电性导通的可靠性，进而提高了显示装置的良率。进一步地，在阵列基板现有的多个导电层图案制作工艺中同时形成信号线的多个导电层，从而不需要单独制作信号线，简化了制作工艺。

公开(公告)号：CN104298033A

公开(公告)日：2015-01-21

申请号：CN201410484549.2

申请日：2014-09-19

申请人： 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

发明人： 陈磊 ,  彭志龙 ,  代伍坤 ,  刘还平

IPC分类号： G02F1/1362 ,  G02F1/1368 ,  H01L27/12 ,  H01L21/77

CPC分类号： G02F1/136286 ,  G02F2001/136218 ,  G02F2001/136295 ,  H01L27/124 ,  H01L27/1259 ,  G02F1/136213 ,  G02F1/1362 ,  G02F1/1368 ,  H01L27/1214

摘要： 本发明涉及一种像素结构及其制备方法、显示面板及显示装置，所述像素结构包括多列像素以及多条位于相邻列像素间的数据线，每个像素包括像素电极以及具有栅极、有源层、源极和漏极的薄膜晶体管，所述栅极与有源层间设有栅极保护层，所述栅极保护层中设有至少部分位于两相邻列像素之间的沟槽；两相邻列像素的像素电极的相对端部，以及两相邻列像素之间的数据线中，一个位于所述沟槽内，另一个位于所述栅极保护层无沟槽处的表面上。所述像素结构可以减小数据线与像素电极之间的电容耦合效应，从而减小对数据线中信号传输的干扰，此外，还可以减小像素结构制备过程中的工艺波动对像素性能及其均一性的影响。

公开(公告)号：CN117383074A

公开(公告)日：2024-01-12

申请号：CN202311348084.3

申请日：2023-10-17

申请人： 北京京东方光电科技有限公司 ,  京东方科技集团股份有限公司

发明人： 吴申康 ,  马健 ,  王震 ,  卢凯 ,  刘琨 ,  赵亮亮 ,  赵镇乾 ,  商晓彬 ,  曾好 ,  程胜宾 ,  张宇航 ,  王凤涛 ,  林东洋 ,  陈磊 ,  赵建波 ,  袁浩

IPC分类号： B65D65/38 ,  H05F1/00 ,  B65D81/26

摘要： 本公开提供了一种包材、包材的制造方法及包装结构，用于包装电子设备，其中的包材包括层叠设置的包材片材和薄膜，所述包材片材内掺有防静电液，所述薄膜上设有多个微孔，所述微孔的孔径小于所述防静电液的析出液滴直径。该包材在保留包材的防静电功能的同时还能防止防静电液滴落，保证了被包装的电子设备的表面质量。