背板
    5.
    发明公开
    背板 审中-实审

    公开(公告)号:CN114256271A

    公开(公告)日:2022-03-29

    申请号:CN202011023517.4

    申请日:2020-09-25

    IPC分类号: H01L27/12 H01L27/02

    摘要: 本发明提供一种背板。所述背板包括衬底基板以及设置于所述衬底基板上的阵列分布的像素结构;所述像素结构包括电源线、行列交错的栅线和数据线,位于所述衬底基板上的所述背板的阳极、与所述阳极电连接的驱动晶体管,以及,与所述驱动晶体管电连接的开关晶体管;所述驱动晶体管的有源层图形中的沟道的宽度方向为所述行方向,所述沟道在所述行方向上,由位于所述像素结构一侧的数据线向位于所述像素结构另一侧的所述电源线延伸。本发明提供的像素结构可以降低像素结构的面积提高TFT(薄膜晶体管)的宽长比,以提升驱动晶体管的驱动能力并提高背板的分辨率。

    薄膜晶体管及其制作方法、阵列基板以及电子装置

    公开(公告)号:CN113838938A

    公开(公告)日:2021-12-24

    申请号:CN202010591838.8

    申请日:2020-06-24

    摘要: 一种薄膜晶体管及其制作方法、阵列基板以及电子装置,该薄膜晶体管包括衬底和位于衬底上的有源层,有源层包括层叠设置的多层氧化物,该多层氧化物包括沟道层、过渡层和第一阻挡层,沟道层为多层氧化物中载流子迁移率最大的层,沟道层为结晶氧化物层或者非晶氧化物层,过渡层直接接触沟道层,第一阻挡层为该多层氧化物中的最外层氧化物,第一阻挡层和过渡层都为结晶氧化物层,第一阻挡层和过渡层的结晶化程度都大于沟道层的结晶化程度,第一阻挡层和过渡层的带隙都大于沟道层的带隙。该薄膜晶体管具有高迁移率和高稳定性。

    背板
    8.
    发明公开
    背板 审中-实审

    公开(公告)号:CN114256272A

    公开(公告)日:2022-03-29

    申请号:CN202011025488.5

    申请日:2020-09-25

    IPC分类号: H01L27/12 H01L27/02

    摘要: 本发明提供一种背板。所述背板包括衬底基板、行列交错的栅线、数据线和电源线,以及,阵列分布的像素结构;所述像素结构包括驱动晶体管、与驱动晶体管连接的开关晶体管,以及,与驱动晶体管连接的像素电极,所述栅线和所述数据线分别与开关晶体管连接,所述电源线与所述驱动晶体管连接;在同一行像素结构或同一列像素结构中,在第2n‑1个像素结构和第2n个像素结构之间设置有电源线,所述电源线与所述第2n‑1个像素结构中的驱动晶体管的源极连接,所述电源线与所述第2n个像素结构中的驱动晶体管的源极连接;n为大于或等于1的正整数。本发明可以节省像素面积,进而能够通过节省下来的像素面积合理布局像素结构中的驱动晶体管。

    半导体基板的制造方法和半导体基板

    公开(公告)号:CN113838801B

    公开(公告)日:2024-10-22

    申请号:CN202010591840.5

    申请日:2020-06-24

    IPC分类号: H01L21/77 H01L27/12 H01L29/10

    摘要: 一种半导体基板的制造方法和半导体基板。所述制造方法包括当所述衬底基板在第一温度时,在衬底基板上的一界面处形成所述第一半导体层,其中,所述第一半导体层的材料为第一氧化物半导体材料;在所述第一半导体层上直接形成所述第二半导体层,其中,第二半导体层的材料为第二氧化物半导体材料;所述第一半导体层、所述第二半导体层分别被图案化为种子层、第一沟道层,第一沟道层和所述种子层均为结晶相层,其中,第一氧化物半导体材料和第二氧化物半导体材料均能够在第二温度下形成为结晶相,第二温度小于等于40℃,第一温度大于等于100℃。